設計問題

m851055

在設計電路時，NMOS Drain接電源16V(使用NMOS 16V 製程)，

7 c: {( d( \6 Z. c4 d, g: KSource端及Body端接GND，而Gate所接之電路此時不會給gate任何
0 {1 W% z' [1 V0 z
電壓(包含GND)，但模擬Gate之結果，卻有約Vt值之電壓存在，請問

, T% J: {. J* W6 _，這是為何?
% k% y% p4 r/ |; e" a8 _& C: `
電路可以想像成一個NMOS，NMOS Drain接電源16V，
, y3 _- C$ ?  O; K- a" Q
Source端及Body端接GND，而Gate是所要看的結果。

hisanick

會不會是因為那點電壓 undefine 的原因，所以存在了 vt