設計問題

m851055

在設計電路時，NMOS Drain接電源16V(使用NMOS 16V 製程)，
% D4 [7 }2 v. R/ Z
Source端及Body端接GND，而Gate所接之電路此時不會給gate任何
0 F1 o% C+ n3 A* n* G+ F( [
電壓(包含GND)，但模擬Gate之結果，卻有約Vt值之電壓存在，請問

，這是為何?

電路可以想像成一個NMOS，NMOS Drain接電源16V，

  s6 V/ Q/ P# RSource端及Body端接GND，而Gate是所要看的結果。