Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 5734|回復: 6
打印 上一主題 下一主題

[問題求助] doubt supply-independent biasing

[複製鏈接]
跳轉到指定樓層
1#
發表於 2011-7-12 18:02:20 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
i got a question from Razavi textbook in chapter 11.2 : Supply-Independent Biasing, y1 T- {7 e, R" [
==>figure 17 }' O3 m- ~4 P( ^( E
==>figure 2
8 l% l& C& p3 ?2 T* K/ T4 u
: w8 f+ Q% y* f2 ~" n( Nby figure2, it looks like vdd really has no effect on the figure 1 CKT.
& F5 V1 b2 L, `3 [+ q* f9 W% P2 [4 l& p9 D" A
the textbook also introduce start-up circuit M5 into the design as following:+ t( o. c+ I$ C! b8 H
==>figure 37 |8 g3 D0 U' c/ g
when simulating the circuit with startup(M5), it seem to be effected by VDD.5 q8 [% J% E: l8 x& B
Current Iout, Iref vary with VDD.3 J9 S6 X2 A* r6 R% X
In practice, figure 3 become Supply-dependent Biasing since startup must include.4 _! n. C2 y' T/ R* ]5 a+ M
how could this be? if using figure 3, supply- independent case never happen.
2 o& `' W0 A( l6 d6 E% b( m1 s
/ h& q6 I: T0 |0 n& w; Sbelow figure, i sweep .dc vdd. ) p' w$ F- A% A+ D, U7 K$ r
5 ^) p5 y/ \5 x- @" {3 c
As you see vdd ramp from 0v to 5v, current Iref and Iout are not constant if vdd>2.8v

本帖子中包含更多資源

您需要 登錄 才可以下載或查看,沒有帳號?申請會員

x
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂 踩 分享分享
2#
發表於 2011-7-27 17:21:14 | 只看該作者
從你的結果來看,分三種case來檢查.........
5 M  T# U/ k; A7 Y
, K' E3 ^; o9 ?2 {9 y2 Z. D輸入電壓(分別為2.5V、2.8V and 4V)後,檢查你每一顆MOS的工作點,是否都為飽和區,# A, [- r7 u: Z* l" o' V
3 \  Z; {7 b* t$ E( b$ g
並且記錄每一顆MOS的Vds(sat) 、Vds跟Vod) K, ^7 l/ N! G

6 N$ s3 b( i+ J. }$ h! J(如果沒有Vod的話也沒關係......這是Vgs-Vth得來的,Vod這參數要H2006以後的版本才有)
* @7 P; B  Y6 T7 o& v
& }% Q+ A/ R8 ^! x, u有了以上的資訊你才可以知道問題出在哪............% }- A+ F. H0 }5 z! [5 g* J2 s

, |4 X2 t& P- s. e, j4 ~: {PS:既然M5是當作startup用的MOS,那麼W/L比就不用太大,以一般設計來說W=0.5u L=10u% s' w- g/ b, ~8 n

7 f/ C- a% J5 K0 w& u算是一個建議值,但是還是得照實際電路需求去做改變~~~~
- L- Q5 {5 I6 V* I4 ]0 X1 o' X: i6 e2 R5 R; a. Z
以上是給你的一些建議~~~~~Good luck~~~~
3#
 樓主| 發表於 2011-8-3 10:22:32 | 只看該作者
聽你這麼提起來....我想問個另外的問題
6 X9 v4 Q; H; e  x) M) @9 M  v在hspice report中的Vds(sat) 、Vds的關係為何?
- D5 v! e4 I  Q2 l$ i3 ~! @5 `, p9 n) q8 g
我知道Vds指的是實際mos的drain-source的跨壓% x3 V! n4 B' |7 K/ o7 h2 z
那Vds(sat) 我想指的是在hspice中的vdsat這參數吧8 q  K3 d, g" j$ s) i3 r$ X% F
可是Vds(sat)指的是何意義?...我粗略在hspice的線上文件未找到相關說明
4#
 樓主| 發表於 2011-8-3 14:49:43 | 只看該作者
回到原來的問題.... 經過調整了mos的size...vgs變得較不會變動了7 K1 B# ]. s; v

+ v/ e8 A4 C# y7 u3 J. k但是Iref&Iout的不一致性還是會出現: G- e5 Q( K# T# H* s
就如同lchuang提到的去看的結果2.5V、2.8V and 4V皆在飽和區6 m, n: U3 [1 x
我覺得應該是mos的Rds(ro)電阻不夠大所致...以致Vds改變IDS也跟著改變/ f& W. |: s0 E- [5 ~$ ^' ^# [) }

1 n/ Z6 M% k# x& y- a另外...有個困擾我很久的問題....Startup mos: M5真的有用?
3 g' s$ J; m; N& L/ ]: m* l  p在我的模擬中....M1~M4的MOS都可以正常運作....不懂何情況會需要M5
$ `5 B1 ?3 f1 D  w1 f6 x就書上說要用到....但實際上在模擬就是模擬不出這種情形(M1~M4 startup不起來)
5#
發表於 2011-8-3 15:51:17 | 只看該作者
本帖最後由 lchuang 於 2011-8-3 03:52 PM 編輯
0 |5 Y7 [1 h0 s' V, m8 q
# p: B& m; r! B1 a先來討論一下所謂的Vds(sat):  T+ C" `0 {( c

; ?: z- E- r! T6 |# n7 J0 k你試著模擬一個固電電流源,如一顆PMOS~~~~S接VDD,並且G跟D互接然後掛一個電流源(ex,20uA); b- p9 c* q" y0 }1 |9 G
* ^/ L; E0 }+ B7 [
W/L可以先固定一個值(ex,5u/1u),然後觀察這一顆PMOS的vds(sat)~~~~接著把電流源加大至40uA9 k& u" n$ {0 j, e

. G; V! G5 a/ `& G. F4 D; b然後你就可以看出Vds(sat)會明顯得拉高.......
1 C3 H. E4 A1 }8 N5 M8 O
- S2 R, W- Z- Q  F  I+ W至於所謂的vds(sat)其實在我來說,它是一個滿足MOS進入飽和區的條件式而已........7 |' K& \# g- m1 R8 w+ f% H* u/ v
1 V* @6 g' p" V4 G9 M' q
而所謂的條件式就是Vds > Vds(sat),一般在我的設計會讓Vds大於Vds(sat) 0.15V左右~~~
7 J7 R- d; t5 a! I5 J# {: d5 E
* z4 g# Y7 U6 y8 E( Y那麼Vds想當然爾是越大似乎越好........其實Vds越大或許比較好滿足MOS進入飽和區來操作......9 h* v" C- R0 _. L$ `1 k! H
: p* g5 k; ^' ~6 I+ e
問題是它相對壓縮了電壓的輸出操作區間~~~~~所以囉.......
% X' a* t/ s- L( D3 ?# B9 H0 m! o! q7 I  J- \- n
一般設計電路,以一顆OP來說......要看DC操作點看的不是OP本身的MOS偏壓,
, h6 h! c. _2 g) _! h5 e. [: ^! g6 r! T3 O: p9 x( S! ~. L
而是給OP做mirror電流的"偏壓電路"本身,它才是決定這一顆MOS是否符合所設計的輸出電壓準位~~~~# x5 V  p. Q- i4 M5 N" x, }' R) `& U

* ]# i! @! b( o+ `8 A6 t6 B以上是Vds(sat)跟一些電路的少許觀念...........7 |9 W# @4 O4 b& C- F8 a. }

5 e$ R( M* y+ u- \! K+ ~3 q================討論M5 start-up 分隔線=======================
$ \7 b/ }$ x' U7 W0 Y7 u- v, p! C& H# F% }: V6 }" }3 K) x
一般你要模擬所謂的start-up MOS,以你上面電路為例,當你不加入M5這一顆MOS的話......7 h# h3 T) K4 F5 d

# [$ f1 `" R0 P0 Z% M你可以在spice檔內下一個初始值的指令," D. ]5 ^' ]  l: f

9 _* p2 Y; c* K. B7 \% g: }我們先假設M3的G、D與M2的D接點為"QQ",M1的G、D跟M2的G接點為"AA"
# K, c0 b* B7 K8 ^1 ?1 [* @" c" K' G; x# H% M
然後在spice檔內下".ic v(QQ)=VDD v(AA)=VSS"~~~~~~
3 E5 g3 ^. T8 V8 A: u8 ~6 n1 ~5 t: @' F: q
你就會發現你的偏壓電路的MOS都在cut off階段~~~$ [' E' I: m  ?: m! d! n

* i& w* Y% p/ }  A& G接著你可以加入M5後再來模擬,你就會發現它會慢慢把"QQ"這一點電壓往下拉到一個正常工作點.....3 S0 V1 D- Y& y
* N6 l$ x% ]( i  P; |" i$ L- C
這個模擬其實是一個real case會發生的狀況,因為在IC內部一般不給電情況下......+ ?( k/ q5 v/ R, S
& d" O. V! q4 a$ Y! a  N
每一個節點都是"unkown"的,那就會有電流起不來的狀況......這一點你可以好好去想一下~~~~
. J; l5 `  {. o5 y( X% M# X2 j2 E& _0 _+ G9 q
=====================================================
! b9 r( s1 c, E( k$ c! c4 o3 ]
4 u! s; w* t- I1 K7 W你的M5的接法似乎會影響到M3的Iout電流.................似乎這種start-up只是很單純的一個2 i' j3 }: z) p* m* l$ a
+ w3 j. e% M! D1 `
"weak pull low"的方式..........但是在實際電路上並不是一個很好的start-up方式.......
/ G* v# \6 |+ e. e1 K$ s8 l" Y6 a3 o) L9 U8 t) K1 [
而這個應該就是你所謂的電流不一致的原因,你可以在list檔裡找到M5與M2的電流~~~~
' @3 l! v9 F! H- K
# {5 U3 h' [  R. g" s然後在4V偏壓點..........觀察一下每一顆MOS的工作區域~~~~~
5 L/ H% s0 q( k  r( A
# c2 A5 V0 u3 v) WPS:所謂的weak定義...........以start-up來說....我把它認為是一顆W<<L的MOS.......
5 ^. k  R* F( J0 ~. n; S% T( |: n' |/ H' {. q6 {8 C3 y
(ex,W/L=>0.5u/10u.....這樣的比例)
6#
 樓主| 發表於 2011-8-4 18:46:01 | 只看該作者
在我用了.ic設定初始電壓後
0 X5 H+ @0 T2 R接著跑.tran~~~神奇的事情來了( p$ y6 [2 m6 n+ m& u, ~6 |) T: k
6 G$ w  y0 v! c4 a. c7 n# Q3 x
在沒有M5介入下...還是會startup起來....下圖有真相
' ]4 |2 d+ O' D! \- X2 o: J7 H
& k9 M& a2 I. l
) w# d" b' `0 T$ w一開始power為VDD
7 A( I: k) [% V1 q& B雖然M3的gate設為 VDD....M1的gate設為0v
& [8 N. L; ]2 q$ B# l0 \隨著時間的流逝....) V$ w; c" G% |) U4 z
M3's gate電壓看起來還是會慢慢的拉下來
# z& j9 l4 p/ m" {4 TM1's gate電壓還是會慢慢的拉上去
' [8 G- @, k: a0 n8 `" o4 J9 F& e2 p. ?& E
在看Iout, Iref在一開始時就不為0....
( s5 h: P3 K" R& }# ]4 _應該是漏電流.....難道是漏電流導致電路startup起來?" A& Q; z: E" z& ^
5 C' ?/ z: ?( x7 y/ a
PS:我覺得一開始M3的gate電壓就設為VDD了) d: u, I) V9 R7 ]& o
power沒道理一開始設為0V....這樣好像邏輯怪怪的& |: X; @- M7 b; h) L# @) s
所以就把power一開始也設為vdd了....這樣該沒錯吧

本帖子中包含更多資源

您需要 登錄 才可以下載或查看,沒有帳號?申請會員

x
7#
發表於 2011-8-5 10:47:24 | 只看該作者
M3的Gate為VDD跟外部電壓是一點關係都沒......
; u& O  y0 }7 a
# H# A1 P/ P. I/ s2 o5 P4 g) Y說穿了.....它只是一個與電壓源相似的電壓.........# \8 A# n% Q+ ]; J1 M/ F4 t' V9 P2 V

7 }* L7 v; l/ \4 j那就是說M3的Gate是一個跟VDD很相似的電壓~~~~~~~) F' z% s' `6 J

+ U6 J, G$ C0 m另外一點.....你的M1跟M2之間的"AA"也要設成VSS喔~~~~~; B/ E* m  L) u: V4 v
& a/ H' @4 L+ [9 Q+ h" b2 |
最後補充一點....................在做start-up模擬~~~~~~- i7 i  Y$ m6 X
" G( C, n0 ?* i6 \) R
建議電壓源採用:vVDD VDD GND pwl (0us 0  200us 3.3)這方式來模擬~~~~~  S5 Z5 W6 g6 [: E5 R9 b
2 v3 l  G( z% y0 z3 R/ }
Iref、與Iout要說是漏電流......那麼你要先確定所有的MOS都很確實的進入飽和區~~~~
* D) o; t% F9 q1 i' w$ _) m2 B/ `% G0 i
不然你的漏電流在transistor level來看是不太能成立~~~~~
. |1 `8 W! O9 r( }; M4 E. \$ u- W
; A2 D* y  g! ], @* B8 N畢竟可能有某顆MOS正處於ON的狀況~~~(只要Vgs>Vth就會有電流產生)
& u7 Q7 M4 y$ ?, K
7 `8 q& `( Z7 I6 P頂多說你的電路在尚未動作時所產生的漏電流~~~~~
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-5-17 10:33 PM , Processed in 0.117015 second(s), 18 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表