請問一下DAC裡面OP問題?

s7923023

+ d) h9 O# Y# k因為日前在學校學習R-2R DAC構造，因為DAC出來的階梯波是由電阻和電流分壓出來的，那為何需要後面那顆OP呢?

) p. C( {  K; p: C* D+ y2 s& b我使用HSPICE跑過模擬他輸出那端差別只有準位上升，看課本寫0000為0V,不過跑模擬時輸出端變成66mv (四位元5V)

所以很納悶的未何要加上這顆OP呢?

另外這顆OP他追求的是增益還是甚麼其他效益呢?

lchuang

建議你如果對OP有所疑惑的話，你可以在不掛任何負載並且把OP拿掉看看.........
7 ]. ~5 Q+ M( a+ M- ]
觀察一下你會有什麼樣的輸出結果...............

# ^8 C7 _. Y6 X/ R至於你目前模擬的現象看來是OP的充放電時間還不太夠........
% o7 e$ q0 m. G( f& Q
你可以把資料轉換的速度再放慢個十倍來模擬看看~~~~並且觀察一下OP輸出settle的狀況.....

s7923023

回復 2# lchuang

' L: i4 @3 Y% Z% b6 E, o

+ I* ]  l9 k, g' @; G) ]" D% Y
把op和負載拿掉的波形
2 f9 p4 L( }8 Q! Z3 W5 H; A2 }


4 W6 w/ e9 s, C" z0 i把負載拿掉後的波形

因為以前做電子實習時,沒注意到他0000的時候準位會不為零,(當時想說有波形就好一v一)
結果用spice跑得時候,發現0000的時候還是會有電流流過,不過比較納悶的是op再這個dac裡面的功能是甚麼？
# r. O5 g" I3 y+ B因為未掛上op時,和掛上op時只是差個準位而已！

lchuang

簡單來說一下主動與被動元件~~~~~
  L$ Z& Y, o; i1 w9 z3 A4 T
$ a* M5 {# E# Y5 }3 C) d% m被動元件：如電阻、電容and電感.....etc，單就一個電阻迴路來說，你可以讓電阻比值設計出你所要的電壓，
1 F$ B0 L6 {6 }
但是問題就在於所謂的"負載效應"。PS：你可以去了解一下何謂負載效應~~~~~

主動元件：簡單來說就是可藉由一個控制端(MOS的Gate or BJT的Base.....etc)來調整輸出電流~~~~
" P; c( |. u# [( W$ r3 ^
2 [8 ?5 I6 X/ p+ v/ e' q' U  y# r依照一個固定W/L的MOS的線性操作區間(ex.When G=1V，那麼Vds有所謂的電壓輸出區間)~~~~~
! l1 I$ _( J5 ]3 F4 s4 F1 T( r
# \6 f8 y) H/ G, f至於你所謂的OP其實就是一種放大電路，一般電壓in電流out的OP所俱備的特性你可以藉由一個

"理想電壓、電流源"觀念去推出OP輸入電阻越大越好，而OP輸出電阻也該越小越好~~~~~

5 g/ ?/ X! s2 @) k) w至於你加入OP後的模擬為何會出現0000不是零伏的現象，
0 A: \0 \7 F4 A; m/ `
$ k$ r+ P* F) H0 M應該就是OP本身有一些MOS並沒有在飽和區操作所產生的現象，

只是不曉得你現在是否有開始學習積體電路設計相關知識，不然這些要解釋清楚真的很費工....^^"

s7923023

回復 4# lchuang

謝謝>"<  
& L; L: c0 x5 f/ m) w- P
0 O; {4 H) C* e7 p# S( i  T書讀的太少，學電路設計的真的要看很多書!!

oric

請問~OPA的輸入是PMOS or NMOS  另外OPA是接成unity-gain buffer嗎  
" v  Y6 O" Y, l1 K負載是單純電容?  有去算過OPA能推出多少電流???  
R-2R DAC輸出經過OPA位準有改變應該是OPA本身的systematic offset 影響通常不會很大吧~尤其是只有四bit