電路佈局工程師 有 五大行為指標？

itricollege

這些是 電路佈局工程師 的 職能基準？何者最難？最需經驗交流？

ranica

公      司：A global PC leading enterprise
6 Q( j. C  |9 j% n8 V9 s工作地点：深圳

5 m5 R3 Z! h! q# d5 z. C主要职责：   
1.熟练运用各种EDA工具特别是Cadence等专用版图设计和验证工具   
2.能够根据电路，独立完成相应的版图设计，完成版图对应的分析和验证   
3.协助电路设计人员调整电路设计   
4.能够独立完成数据库的转换、协助有关部门进行流片

招聘要求：   
1. 硕士以上学历，能够读写英文   
6 k/ l9 f) H0 J" k/ w+ K2. 8年以上直接的从事集成电路芯片版图设计工作经验   
3. 熟悉模拟电路，对射频电路有一定了解者优先   
4.有良好的团队精神，较强的沟通能力

ranica

Software Engineer-几何图形处理
公      司：A famous IC company
% a" q: x- s" Z. b4 y7 W- q; W工作地点：北京

Position Summary:  
Software Engineer for post-layout IC-Package-PCB co-analysis
3 t$ _& J2 e; X4 O7 A: |6 oEssential Job Functions/Accountabilities:
Maintain and develop computer programs to translate and process IC/package/PCB layout and prepare geometry data for the co-analysis. Work closely with the Product Engineering team in product development and testing.

Minimum Requirements/Qualifications:
- q, C. L# g$ c; L" bProficiency in C++/C, OpenGL or Qt graphic programming experience is required
Strong background of geometry processing and related algorithms
Experience in numeric results post-processing such as graph, contour plots
; I5 l: {5 M" S+ ^; I5 TKnowledge in CAD formats including APD, Expedition, PADS, ODB++, AutoCAD, GDSII and Gerber is preferred
Experience in tcl/perl and Linux shell scripting is a plus

ranica

数字版图工程师
- F& @, z" b: @* e  D公      司：A famous IC company
! I5 T# {6 `! {4 W+ k! ]) H' Z* M  i工作地点：苏州

职位描述
工作岗位: 芯片级后端设计,包括与前端工程师配合完成布局布线,时序收敛,物理验证和完成流片.
* L2 ?9 p2 }2 K4 V# ]
0 v% L( s- g) D8 s4 I% }% C0 Q2 \$ |职位要求:
1. 深刻理解数字后端流程,如 芯片全局规划,时钟树,布局布线,信号完整性,时序收敛,物理验证,以及流片过程.
5 g5 n3 Q4 E$ f+ y4 b/ t# `  {2. 有数模混合芯片物理集成经验.
3. 有低功耗设计经验,使用过UPF和MMMC流程设计.
4 w& l- w6 q' N3 X, {4. 作为负责人设计过深亚微米(65nm或以下)芯片级设计,并有成功流片经历.
/ b3 a9 |! n; U2 L# _, I5. 积极主动,团结合作, 有独立解决问题的能力,
; B# g/ a6 T& m# O5 m) l6. 学历本科或以上
7. 两年后端工作经验