電路佈局工程師 有 五大行為指標？

itricollege

這些是 電路佈局工程師 的 職能基準？何者最難？最需經驗交流？

ranica

公      司：A global PC leading enterprise
# k1 r. M" G2 I# C* F工作地点：深圳
6 T) r: ^0 Y/ x0 n  ]
主要职责：   
1.熟练运用各种EDA工具特别是Cadence等专用版图设计和验证工具   
1 l# A7 }+ q5 `* M2.能够根据电路，独立完成相应的版图设计，完成版图对应的分析和验证   
8 p5 J# \" ?  k* B( k3.协助电路设计人员调整电路设计   
7 C5 I$ e7 Q# U( G  U4.能够独立完成数据库的转换、协助有关部门进行流片

招聘要求：   
1. 硕士以上学历，能够读写英文   
2. 8年以上直接的从事集成电路芯片版图设计工作经验   
3. 熟悉模拟电路，对射频电路有一定了解者优先   
4.有良好的团队精神，较强的沟通能力

ranica

Software Engineer-几何图形处理
" ?  L4 a" t- j, x. _公      司：A famous IC company
! v0 X! H; \  N9 Z6 v0 |5 L工作地点：北京
8 a, b6 I+ W6 t( `/ f
* M$ H1 m  E8 C6 zPosition Summary:  
Software Engineer for post-layout IC-Package-PCB co-analysis
( F; X2 _# P4 U0 U) l. B' j2 Z0 F- A7 \Essential Job Functions/Accountabilities:
Maintain and develop computer programs to translate and process IC/package/PCB layout and prepare geometry data for the co-analysis. Work closely with the Product Engineering team in product development and testing.
$ u' E; M" s/ S) o) L( W
" s8 a  [- P( m, o2 n7 X  h( fMinimum Requirements/Qualifications:
4 S, m8 _* F: {8 rProficiency in C++/C, OpenGL or Qt graphic programming experience is required
/ z4 E# r4 i' w1 t7 XStrong background of geometry processing and related algorithms
Experience in numeric results post-processing such as graph, contour plots
Knowledge in CAD formats including APD, Expedition, PADS, ODB++, AutoCAD, GDSII and Gerber is preferred
Experience in tcl/perl and Linux shell scripting is a plus

ranica

数字版图工程师
& L" L; J5 y  _" B5 D/ F公      司：A famous IC company
工作地点：苏州
. M! @3 x1 l$ R0 ^! C
0 g5 J) h0 u* K7 N7 k职位描述
工作岗位: 芯片级后端设计,包括与前端工程师配合完成布局布线,时序收敛,物理验证和完成流片.
" Z5 ^; ~9 m) C9 ^9 {' m0 A' C
7 K6 O* o% w+ g* E9 r职位要求:
1. 深刻理解数字后端流程,如 芯片全局规划,时钟树,布局布线,信号完整性,时序收敛,物理验证,以及流片过程.
2 H  e1 v5 ^! [/ h; `" k+ c4 _2. 有数模混合芯片物理集成经验.
3. 有低功耗设计经验,使用过UPF和MMMC流程设计.
4. 作为负责人设计过深亚微米(65nm或以下)芯片级设计,并有成功流片经历.
5. 积极主动,团结合作, 有独立解决问题的能力,
6. 学历本科或以上
5 Y/ \$ Q  [" w: o7. 两年后端工作经验