|
商周出版一本書: π型人:職場必勝成功術,,* P6 d0 y; C4 f) [2 M
裡面提到「「π型人」的方法,讓你在最短時間內,選擇適合自己的第二專長,並與第一專長融合,發揮一加一大於二的威力,帶你安然度過景氣寒冬,成功迎接春天的到來。」, c2 D% n$ z* h8 }
7 }3 F6 z+ h" u- o$ r( {, X H
在IC Layout世界裡, 小弟的解釋為: 3 R* y* M! n6 d/ m2 c* J
IC Layout工程師,除了提升本身IC LAYOUT的技能外,(平常多閱讀國外期刊,美國佈局專利或進修等..)
0 ]% E, d) k5 P另外再學習和本身工作的前、後,也就是上下游相關的知識.
% Q+ H' E# {6 j. c6 X例如:IC設計和 晶圓製程或 CP測試
4 R. l `, Q# x: Y# R3 n. ~
5 K- _7 q, l; n. x6 s(??? 有人一定會問我,IC LAYOUT 學IC設計和測試做啥?)
5 Y6 m% ^& u$ O9 `隨著製程演進, IC Layout在舊製程不存在的問題, 在前瞻製程未必不會碰到,
5 w- ]5 l9 `! b1 T
$ Y. R9 i, L& \, e q* q學習IC設計並不是要超越IC Designer,而是為了能更清楚的溝通電路設計理念,
5 K3 d" ~+ w; u3 F' Q/ Z" I8 x; V學習晶圓製程或CP(Wafer sort)也不是要成為製程或測試工程師,,
0 M( W. a) n, b& S而是要了解自己的佈局在台積電裡面會怎麼跑, I/O PAD的擺放對CP(Wafer Sort)測試結果有沒有影響,或是可以最佳化
& [8 ]) k! _3 u0 x; f3 s. Y! Y當然公司或Fab一定會有舊的Rule可以依循, 但是Rule為什麼要這麼定通常了解不深(因為太忙了..沒空想那個)1 r3 J6 J: h1 H
1 }, B) o' y+ a7 T: r所以試著了解上下游合作的工程師在做什麼,, 辛苦一陣子,,
9 o. A9 g4 d f6 }( P必然可以脫離 「像是在 做工ㄉ感覺得,, 」$ a( T- |: c5 C/ \1 `3 F( X
. T# I( N( g6 w, s8 y9 v共勉之~ |
|