|
商周出版一本書: π型人:職場必勝成功術,,
. c4 `& F) Y; a6 F6 j- {裡面提到「「π型人」的方法,讓你在最短時間內,選擇適合自己的第二專長,並與第一專長融合,發揮一加一大於二的威力,帶你安然度過景氣寒冬,成功迎接春天的到來。」 Q4 f: H0 n/ z/ y
b8 w! W% }: C1 M3 h# ^+ m
在IC Layout世界裡, 小弟的解釋為: 0 b0 X) O5 |4 U/ P5 f7 c7 M
IC Layout工程師,除了提升本身IC LAYOUT的技能外,(平常多閱讀國外期刊,美國佈局專利或進修等..)( S0 p! j b3 N; L+ Q. }
另外再學習和本身工作的前、後,也就是上下游相關的知識.
: {( B% h! N. C2 F, A: G% T, X例如:IC設計和 晶圓製程或 CP測試6 L9 H2 M# V: {5 R7 J( _! ~
/ t' [$ R& ^: D( `$ c
(??? 有人一定會問我,IC LAYOUT 學IC設計和測試做啥?)
+ m5 A* N) [- ^9 y- y隨著製程演進, IC Layout在舊製程不存在的問題, 在前瞻製程未必不會碰到,0 V) D1 X& C( t- Q: k
, a* g) A' C: p9 e! a
學習IC設計並不是要超越IC Designer,而是為了能更清楚的溝通電路設計理念,+ [" W: H8 B% T3 l
學習晶圓製程或CP(Wafer sort)也不是要成為製程或測試工程師,,
. o# U+ e% ^) n1 F! ?7 b$ L6 T而是要了解自己的佈局在台積電裡面會怎麼跑, I/O PAD的擺放對CP(Wafer Sort)測試結果有沒有影響,或是可以最佳化
- |( Z9 k* l/ |8 e$ [當然公司或Fab一定會有舊的Rule可以依循, 但是Rule為什麼要這麼定通常了解不深(因為太忙了..沒空想那個), a* w( p* W- i% ^; C7 P% x
6 N. x, y3 B- \, c1 u( Q2 z
所以試著了解上下游合作的工程師在做什麼,, 辛苦一陣子,,: g9 ^5 n7 P: ?. t
必然可以脫離 「像是在 做工ㄉ感覺得,, 」" e. ~* J- p: q2 u( P1 h
0 s5 a4 a, U/ Q* G4 A! ^
共勉之~ |
|