ARM Cortex-M0/M3 Logical Validation Implementation

sinoicboy

├─doc
# A' {5 j9 ~2 u0 V; V│  ├─Cortex-M0_TechnicalReferenceManual_Frame
│  │  └─graphics
│  ├─Cortex-M0_UserGuideReferenceMaterial_Frame
│  │  └─graphics
│  └─Cortex-M0_UserGuideReferenceMaterial_XML
7 w% J# Z  ^9 h! ]6 V+ \* `2 B│      └─graphics
9 G+ Z6 S% L% q├─implementation
│  └─vectors
│      ├─CORTEXM0IMP
2 I2 u7 h  F* {! X8 }, y# f5 N- ?│      │  ├─crf
2 z5 s' B& p9 B│      │  ├─srpg
│      │  └─tbench
│      │      └─logs
- Z! u5 a( X, e: h( R3 }│      ├─CORTEXM0INTEGRATIONIMP
│      │  ├─crf
. A$ k: [3 }( F, i( N0 ], [* _, D│      │  ├─srpg
- j2 T- `% H3 A! \  F) Z│      │  └─tbench
│      │      └─logs
│      └─tools
│          └─VerilogCrf
├─integration_kit
│  ├─logical
│  │  ├─cm0ikmcu
& F- K! ?' i3 v0 l; v│  │  │  └─verilog
; `/ |  g% a- l$ C: z│  │  └─tbench
│  │      └─verilog
│  └─validation
; B; @( [2 x! @. \9 f8 _: d! I│      ├─glogs
. b; h: o2 O; W5 o│      ├─logs
│      ├─mdk
│      ├─srpg
│      ├─tests
4 A* \1 G. T! J; ?% q│      │  └─CMSIS
│      │      └─Core
4 `' g7 [* H$ P' b│      │          ├─CM0
│      │          └─Documentation
│      └─vectors
! e, Q  F, c; g: u6 Z: x├─ipxact
- j; }! o) p' U* k* H│  ├─busdefs
) [+ X( S& E+ V4 q│  │  ├─amba.com
│  │  │  └─AMBA3
. t" x* N5 \* i│  │  └─arm.com
# v4 c4 _+ D) g│  │      ├─CoreSight
. e( }. ^) }( `2 R│  │      ├─Cortex-M0
│  │      └─CortexMCores
│  ├─channels
  E& E4 Y' Y! H( o( P& f* x1 N' t# ~│  │  └─arm.com
│  │      └─Cortex-M0
% n# U! n9 e, J│  │          └─rtl
) ]8 \$ ]( ~/ \: e2 o$ B  v. D& t│  └─components
│      └─arm.com
│          └─Cortex-M0
" s7 T2 ^. M7 D7 H└─logical
9 S$ \) j2 H$ M* m; w8 G    ├─cortexm0
    │  └─verilog
: p3 x. `- h/ O% L: v    ├─cortexm0_dap
) }1 `- ^! N2 m# j6 ~" m0 X  W    │  └─verilog
    ├─cortexm0_integration
    │  └─verilog
; N. j+ N- C! v    ├─models
    │  ├─cells
    │  ├─cpf
    │  ├─upf
- a8 U' i9 C4 y  S' l    │  └─wrappers
    └─ualdis
# Y- Z. F# g9 E3 h, [9 O        └─verilog

sinoicboy

├─AT420-DA-03001-r2p0-00rel0
│  └─docs
│          DDI0337G_cortex_m3_r2p0_trm.pdf
│         
├─AT420-DC-02008-r2p0-00rel0
3 Z- M0 R0 E# i4 h$ N│  └─docs
. P+ k' H5 e5 {' v' @" o+ d│          DII0194A_cortex_m3_r2p0_csg.pdf
│         
├─AT420-DC-13001-r2p0-00rel0
│  └─docs
- v( m4 k9 I& w5 h  i& G
4 k: _0 o3 @$ [- c│  │  │          CM3CodeMux.v
% l; p5 B: M) d│  │  │          CM3flashmux.v
│  │  │          CM3ROMTable.v
│  │  │          CortexM3Integration.v
- u' u; Y+ K& y) ^2 j  A% C# L│  │  │         
│  │  ├─dapswjdp
│  │  │  │  README_DAPSWJDP
│  │  │  │  
. k& ?' ^+ c5 V6 Z! W1 R+ W/ d0 u│  │  │  └─verilog
( p8 K+ E3 W/ s- T│  │  │          DAPDpApbDefs.v
  V2 p$ j8 u7 V$ S' s; |. v│  │  │          DAPDpApbIfClamp.v
│  │  │          DAPDpApbSync.v
│  │  │          DAPDpClamp0.v
$ T  x4 i1 G& K+ f7 r6 N" `│  │  │          DAPDpEnSync.v
│  │  │          DAPDpIMux.v
│  │  │          DAPDpSync.v
2 x/ r( C/ t' V  k4 @│  │  │          DAPJtagDpDefs.v
4 P& [1 ?. I' p. o: V, L8 E2 t& D│  │  │          DAPJtagDpProtocol.v
' Q8 t! q/ ~6 i. X4 L$ d│  │  │          DAPSwDpApbIf.v
│  │  │          DAPSwDpDefs.v
6 s" u, B( t( v7 Q2 f3 c│  │  │          DAPSwDpProtocol.v
0 q. D5 K; \) E/ Z/ {│  │  │          DAPSwDpSync.v
│  │  │          DAPSWJDP.v
9 K$ z. i, F" d; f* T/ {! j$ y2 Z│  │  │          DAPSwjDpDefs.v
│  │  │          DAPSwjWatcher.v
│  │  │         
- F7 J0 E: k# Y' E1 ]/ d/ S1 D5 V│  │  ├─models
' y+ m4 Q% ^6 P; }4 ?│  │  │  └─cells
│  │  │          CM3ClkGate.v
: Y$ d& {3 m" M│  │  │          CM3EtmClkGate.v
7 [6 x7 b8 K% }6 l+ W│  │  │          CM3Sync.v
: N, ~1 Y4 h% K! y6 i4 B│  │  │         
│  │  └─tbench
│  │      └─verilog
, p: l4 ]8 s3 B0 S; a! v2 _│  │              AhbToApb.v
│  │              AtbLogger.v
│  │              BusMatrix.v
│  │              ClkReset.v
│  │              CM3BusComparator.v
& I  C# v& T5 y5 ~+ p) }( r0 ?│  │              CM3BusGasket.v
; b" |2 c3 x* U5 O' c& X2 Z│  │              CM3TestExAcMnAhb.v
│  │              CM3ValAHBSplit.v
0 [' r1 w$ q+ m│  │              CM3ValApbTrickBox.v
│  │              CM3ValBusCompareCtrlReg.v
│  │              CM3ValControl.v
. v2 C& X2 ]' p6 B+ @$ j* _7 m& q! A1 n( W│  │              CM3ValDebugCore.v
! `1 w4 i6 _: z) y6 B; y│  │              CM3ValDualPortRAM.v
│  │              CM3ValDualPortWrapper.v
( g# j0 [+ z. s8 L│  │              CM3ValETMTrickBox.v
│  │              CM3ValHTMTrickBox.v
│  │              CM3ValIRQGenerator1.v
│  │              CM3ValIRQGenerator2.v
│  │              CM3ValJtagTrickBox.v
│  │              CM3ValMemory.v
& V6 S$ U( P' c: V" y' D) h│  │              CM3ValPMU.v
│  │              CM3ValRAM.v
│  │              CM3ValRAMWrapper.v
│  │              CM3ValScratchPad.v
│  │              CM3ValSWCapture.v
& \4 ?( A% s- J6 i: ?2 s│  │              CM3ValTBDefs.v
│  │              CM3ValTraceOutput.v
* G- z% o, \* J│  │              CM3ValTraceSync.v

+ |8 ^- M5 \8 s2 A- K│      │  │  exclude_list.sc_waitstate
2 f+ N& P' v! Y: w
            │  └─fe_tsmc090g_sc-adv_v10_2007q4v2
2 e! A) K  j  E/ R& x. B            │      │  scadv_tsmc_cln90g_rvt_ff_1p1v_m40c.cdB
8 z$ T: V: ]/ j& f( _- I& M            │      │  scadv_tsmc_cln90g_rvt_ss_0p9v_125c.cdB
: \6 d! P. u$ _2 ^" n! ]: o            │      │  scadv_tsmc_cln90g_rvt_tt_1p0v_25c.cdB
- t2 [, E; }: P, x8 Y* D% M            │      │  
            │      └─scadv_tsmc_cln90g_rvt_tt_1p0v_25c_dv.cl
            │              cells_1.geo
2 N1 G% O0 t4 V9 l$ o7 c            │              cells_1.pwr
  R2 O& a$ K, M" a) V            │              index.cli
% E% `1 Z0 _3 k6 g            │              README.TXT
5 h/ {1 @$ o0 Y8 J& M& g* t. b            │              rulesets
            │              VERSION.TXT
            │              vias_1.geo
+ i  t$ y: f/ I            │              
! |4 @  U, B8 c- h  p5 Z            └─tsmc
6 F) Q3 h1 T5 V- K! q) ^3 s                └─t-n90-lo-sp-002-f1_1_6a_20060914
" F* d& ?, Z/ l; J/ r( W                    └─6X2Z
                            corner.defs

mdtjason

回復 1# sinoicboy
  p2 K9 J# ^5 w2 @8 m6 M

; U5 u, U8 ], [8 H    thanks~~~~~~~~~~~~~~~~~~~~~~~~~~``