ARM Cortex-M0/M3 Logical Validation Implementation

sinoicboy

├─doc
│  ├─Cortex-M0_TechnicalReferenceManual_Frame
, U/ g8 W( C9 a$ y: q│  │  └─graphics
5 ?1 b+ F) G5 K. f% `5 A│  ├─Cortex-M0_UserGuideReferenceMaterial_Frame
│  │  └─graphics
% ^# U. I+ A) ]( Q( `│  └─Cortex-M0_UserGuideReferenceMaterial_XML
4 x# v" B5 g2 X% a│      └─graphics
├─implementation
& T3 G8 d6 E1 ^8 Y+ H│  └─vectors
│      ├─CORTEXM0IMP
& M9 z( r7 }! h; ~1 U5 a! \│      │  ├─crf
% K  y+ T3 E9 d$ ?) e6 k2 B│      │  ├─srpg
│      │  └─tbench
! T- R0 q; \# O- D+ s6 ?+ q! s- o6 E│      │      └─logs
│      ├─CORTEXM0INTEGRATIONIMP
1 \" |$ p4 t3 l│      │  ├─crf
/ J4 ^$ z: {% j5 H8 J% ^$ x' g│      │  ├─srpg
" |! P. ?% f3 Q  V│      │  └─tbench
% o& l2 S2 Z# T! T: H1 H│      │      └─logs
│      └─tools
│          └─VerilogCrf
; K) X9 Z/ ?3 v6 y7 v( G├─integration_kit
+ K& k( V$ s# @! e  \2 S; h: s│  ├─logical
4 S9 y* H& Q  N; i8 M* o│  │  ├─cm0ikmcu
│  │  │  └─verilog
- W/ E! ]' p  Y" p" U│  │  └─tbench
│  │      └─verilog
│  └─validation
3 z/ K) x4 Y& b+ h7 a, L│      ├─glogs
│      ├─logs
│      ├─mdk
* O1 G) |2 C: j5 F7 z│      ├─srpg
│      ├─tests
( w$ B+ E7 J4 {: f& @! u) O│      │  └─CMSIS
8 T5 r* U$ d5 i9 ?2 a0 D# c& J% `: s│      │      └─Core
│      │          ├─CM0
( l& ]$ I) z3 Q│      │          └─Documentation
  _- j# M4 q% D4 }) ]2 A│      └─vectors
1 D8 V: l  ~7 l8 I9 l0 @5 s├─ipxact
│  ├─busdefs
5 |  W5 I8 J+ @; ~8 m6 `│  │  ├─amba.com
│  │  │  └─AMBA3
│  │  └─arm.com
│  │      ├─CoreSight
* E* W4 t8 q2 ]% @- n│  │      ├─Cortex-M0
0 J+ `1 G" v; _# r│  │      └─CortexMCores
│  ├─channels
│  │  └─arm.com
1 d" E1 Q9 [- _( S& Q│  │      └─Cortex-M0
│  │          └─rtl
│  └─components
│      └─arm.com
│          └─Cortex-M0
└─logical
6 _- `' w3 l, ~8 A2 D$ A0 @    ├─cortexm0
7 Y+ N$ G4 Y1 |5 o0 B  W! ]    │  └─verilog
9 c+ O0 S3 f% S. B8 T4 }, u! A6 J- ~    ├─cortexm0_dap
    │  └─verilog
# O+ ~' R  d2 z5 \+ D# y$ j    ├─cortexm0_integration
' {) t6 @- G1 r7 T& t1 a% |    │  └─verilog
    ├─models
- d; O, K+ T1 O/ R    │  ├─cells
    │  ├─cpf
    │  ├─upf
8 b( P1 E- O0 n  ?' Y0 {    │  └─wrappers
    └─ualdis
        └─verilog

mdtjason

回復 1# sinoicboy
- {2 G! w# p+ P8 R! G. [# {
' n: \7 g3 r8 X% g+ i
    thanks~~~~~~~~~~~~~~~~~~~~~~~~~~``

sinoicboy

├─AT420-DA-03001-r2p0-00rel0
│  └─docs
│          DDI0337G_cortex_m3_r2p0_trm.pdf
│         
" A0 _: {3 _; r" i& @( _├─AT420-DC-02008-r2p0-00rel0
│  └─docs
│          DII0194A_cortex_m3_r2p0_csg.pdf
│         
7 |7 A2 Z6 T6 }+ q, p+ W: d/ n9 O├─AT420-DC-13001-r2p0-00rel0
7 S! x3 R) O9 j1 M# s$ X7 K7 O, A│  └─docs
6 n, ?. w( H7 |& u: |4 P) n
* p6 o6 E. T' {7 p( b, |│  │  │          CM3CodeMux.v
│  │  │          CM3flashmux.v
│  │  │          CM3ROMTable.v
- @  T6 R  o7 ?, h' Q│  │  │          CortexM3Integration.v
' d; V# y( X+ Z$ \# O9 Z$ r│  │  │         
" G1 |+ w4 F' }* i│  │  ├─dapswjdp
│  │  │  │  README_DAPSWJDP
& p7 [) J: l, U" c: y% R- P│  │  │  │  
) A' T! [  F, L0 t, I│  │  │  └─verilog
" p2 }# k. E6 X, u3 h/ r( |& r│  │  │          DAPDpApbDefs.v
│  │  │          DAPDpApbIfClamp.v
│  │  │          DAPDpApbSync.v
& X+ Y  r' U: h% v│  │  │          DAPDpClamp0.v
│  │  │          DAPDpEnSync.v
  x& W$ T5 a! d8 }4 `, T2 p│  │  │          DAPDpIMux.v
( U7 V3 v8 `6 t% R( l! S│  │  │          DAPDpSync.v
* N: L1 d0 f7 t' B' Y5 V; r│  │  │          DAPJtagDpDefs.v
│  │  │          DAPJtagDpProtocol.v
- V  R2 T3 r1 o│  │  │          DAPSwDpApbIf.v
│  │  │          DAPSwDpDefs.v
│  │  │          DAPSwDpProtocol.v
│  │  │          DAPSwDpSync.v
│  │  │          DAPSWJDP.v
0 l! b# [/ |! A9 @# g5 Q│  │  │          DAPSwjDpDefs.v
: {3 w6 x# A& h/ L) x- P│  │  │          DAPSwjWatcher.v
│  │  │         
" M2 x) @( P- f( H│  │  ├─models
% ^/ \7 C4 b8 @4 e: V9 W│  │  │  └─cells
/ C2 q( D( h8 B. q, N5 h6 v│  │  │          CM3ClkGate.v
( y1 \5 o; o( w│  │  │          CM3EtmClkGate.v
│  │  │          CM3Sync.v
8 Q6 W: R: H6 M& m, h' q│  │  │         
# l9 N/ C# |; r2 `  ~# _8 {: ~5 a│  │  └─tbench
│  │      └─verilog
* J: a& u! I* w! M% m9 E5 R│  │              AhbToApb.v
; l3 a& U& s, u' m' j1 x' W: C│  │              AtbLogger.v
; x  `% A, I" x8 t! b' w  M5 `/ J/ x│  │              BusMatrix.v
! r7 D* B  ~2 _│  │              ClkReset.v
' U. V9 L" b( X- g8 e: X+ M│  │              CM3BusComparator.v
2 O2 W0 Q) T0 J3 h1 F; }1 |+ e+ u│  │              CM3BusGasket.v
( {' r6 Q0 f3 m/ @│  │              CM3TestExAcMnAhb.v
│  │              CM3ValAHBSplit.v
" r" h3 _( g. t5 H4 G& _9 x$ K│  │              CM3ValApbTrickBox.v
2 {$ u; t9 X4 t7 I+ {2 `) i* o│  │              CM3ValBusCompareCtrlReg.v
1 H: m% R1 t& N7 m1 i│  │              CM3ValControl.v
- a! C4 W9 J8 l8 s) g8 j" ~" A│  │              CM3ValDebugCore.v
- x: T4 K$ d' `- ^. I6 \! z0 P│  │              CM3ValDualPortRAM.v
% O# R8 x2 ^0 N- f6 _" {$ I5 {│  │              CM3ValDualPortWrapper.v
│  │              CM3ValETMTrickBox.v
│  │              CM3ValHTMTrickBox.v
/ A* Q/ N) L, g; [1 C│  │              CM3ValIRQGenerator1.v
│  │              CM3ValIRQGenerator2.v
1 S% Y. E. m. L. S│  │              CM3ValJtagTrickBox.v
│  │              CM3ValMemory.v
! I  G" E! A# b│  │              CM3ValPMU.v
│  │              CM3ValRAM.v
│  │              CM3ValRAMWrapper.v
' ^! v3 y! }! A# C2 Y" Y│  │              CM3ValScratchPad.v
│  │              CM3ValSWCapture.v
│  │              CM3ValTBDefs.v
│  │              CM3ValTraceOutput.v
│  │              CM3ValTraceSync.v
9 ?! T+ I# f3 T# w, d
% K4 {0 q  q$ U. k, `│      │  │  exclude_list.sc_waitstate

            │  └─fe_tsmc090g_sc-adv_v10_2007q4v2
. K5 U; q. w! V' ~9 u            │      │  scadv_tsmc_cln90g_rvt_ff_1p1v_m40c.cdB
. v6 E, T/ h) M3 I$ d0 L& {            │      │  scadv_tsmc_cln90g_rvt_ss_0p9v_125c.cdB
            │      │  scadv_tsmc_cln90g_rvt_tt_1p0v_25c.cdB
. _( j/ i6 Z' Z$ Q, w) |            │      │  
            │      └─scadv_tsmc_cln90g_rvt_tt_1p0v_25c_dv.cl
            │              cells_1.geo
            │              cells_1.pwr
8 R1 ]0 {8 a9 ^, W            │              index.cli
+ U9 P- M9 T6 C! F/ e4 M8 I            │              README.TXT
3 x5 M2 Z2 c7 g9 r; p            │              rulesets
; t* r: A  w6 L  e5 `            │              VERSION.TXT
7 Y) A# q) j, k! W4 a$ N$ x            │              vias_1.geo
0 T$ d1 i7 C+ S  [. F            │              
2 H# y' X; G/ Y4 `' ?. g% z/ v            └─tsmc
* G# r1 H: u+ W' L- y; K0 _- y& ^                └─t-n90-lo-sp-002-f1_1_6a_20060914
. B. h$ q) o8 y                    └─6X2Z
5 t2 B  q  v# x: D" R- C/ w                            corner.defs