ARM Cortex-M0/M3 Logical Validation Implementation

sinoicboy

├─doc
, X; a0 q8 s2 P& y$ ?+ M7 b│  ├─Cortex-M0_TechnicalReferenceManual_Frame
│  │  └─graphics
4 d* j+ N, \# z% p│  ├─Cortex-M0_UserGuideReferenceMaterial_Frame
: [- r' Y0 o  R. N, Q9 P" L' i│  │  └─graphics
4 @+ b+ n. x" [$ w1 g8 o│  └─Cortex-M0_UserGuideReferenceMaterial_XML
  C9 |2 {2 H3 l8 ?) R│      └─graphics
  ^4 ?& g( x4 g├─implementation
  P' W1 ]! ?  S│  └─vectors
  k* A, S7 X/ A! V1 {2 z9 J  O) S│      ├─CORTEXM0IMP
  {0 [. ]& R6 R│      │  ├─crf
$ b5 y" X% [. B+ K3 G% _/ h" ~8 J. ?9 B- ?│      │  ├─srpg
0 N+ ~! y" n& [# Y│      │  └─tbench
│      │      └─logs
  @$ S5 J* J8 n" u│      ├─CORTEXM0INTEGRATIONIMP
" M5 ~; }9 b) `0 f5 l9 b5 j; l│      │  ├─crf
: l9 {$ z- Y6 y3 x$ J│      │  ├─srpg
│      │  └─tbench
│      │      └─logs
( X7 ^# z0 n- b( Z' b│      └─tools
│          └─VerilogCrf
├─integration_kit
0 {+ D( B0 l1 w; L│  ├─logical
│  │  ├─cm0ikmcu
; ?; x9 g. R5 l- m│  │  │  └─verilog
, v1 K7 g9 A# ?( |│  │  └─tbench
│  │      └─verilog
│  └─validation
│      ├─glogs
& U5 p8 k; ?! s7 m0 _4 K% H│      ├─logs
; v+ g5 \4 X) R│      ├─mdk
│      ├─srpg
- F' V! f( M: [# a│      ├─tests
│      │  └─CMSIS
' c3 _4 W& M; z+ H│      │      └─Core
│      │          ├─CM0
│      │          └─Documentation
; }+ G. a3 @$ P1 H& T3 Q│      └─vectors
├─ipxact
! b) P* \, g5 ]- U7 Z5 r│  ├─busdefs
* K  s, f$ n  Y8 ^$ [, Y) ^5 y│  │  ├─amba.com
3 t$ ]. a  h) P, ^* e1 x4 V9 }│  │  │  └─AMBA3
8 P& Z& t7 V+ l│  │  └─arm.com
) p5 g  d8 m8 n1 s- {6 u. Z/ _│  │      ├─CoreSight
; J) G  W% W5 E9 \9 f' x& t│  │      ├─Cortex-M0
│  │      └─CortexMCores
│  ├─channels
3 n$ F" G, p8 M  s8 C( u+ N│  │  └─arm.com
│  │      └─Cortex-M0
! A% r  A) X# l9 E) @2 C/ ]│  │          └─rtl
│  └─components
' A: S3 ?- ^, R  \: p│      └─arm.com
: Q. {" g, p; c: ?- m│          └─Cortex-M0
9 n3 O4 u7 S% m5 K+ g1 x└─logical
    ├─cortexm0
    │  └─verilog
+ u, _3 Y6 S) F- ~, |6 W    ├─cortexm0_dap
& [* D& q6 k. z( d- V: s' v    │  └─verilog
" q$ C. F& `, {$ w& c% ]    ├─cortexm0_integration
# {5 ?8 d) R5 y. p! Z% M; R* G    │  └─verilog
    ├─models
    │  ├─cells
    │  ├─cpf
    │  ├─upf
    │  └─wrappers
    └─ualdis
        └─verilog

sinoicboy

├─AT420-DA-03001-r2p0-00rel0
+ x5 ^# i) m5 H; X) t" q$ M│  └─docs
7 }( q- ^6 S  }. P, H$ P│          DDI0337G_cortex_m3_r2p0_trm.pdf
" D/ f7 v1 Z: n% [. \7 D4 l: V6 [/ f5 L│         
; K* m4 z- C- |. Y: P├─AT420-DC-02008-r2p0-00rel0
. ^5 Q* E. f- i4 C. {│  └─docs
│          DII0194A_cortex_m3_r2p0_csg.pdf
5 n5 ?6 n4 Y) F│         
├─AT420-DC-13001-r2p0-00rel0
. j5 E  k  B: ~2 m* c& Y│  └─docs

│  │  │          CM3CodeMux.v
, a7 y3 u( G0 r: x) t5 U│  │  │          CM3flashmux.v
│  │  │          CM3ROMTable.v
( A  \/ O9 r2 C& H9 f│  │  │          CortexM3Integration.v
* x. Q8 F/ n! I" Z│  │  │         
' Z  s" x4 c& m- ]│  │  ├─dapswjdp
9 c3 n7 G* L1 }) g  m│  │  │  │  README_DAPSWJDP
* x  k( @% A* Y  f│  │  │  │  
# l. c7 x! D1 s; r' K+ F! X; q9 H. J│  │  │  └─verilog
│  │  │          DAPDpApbDefs.v
│  │  │          DAPDpApbIfClamp.v
│  │  │          DAPDpApbSync.v
& }0 A$ y# v' A# F) q) j) [│  │  │          DAPDpClamp0.v
7 C) x! ]: x4 q5 |6 l- }( J│  │  │          DAPDpEnSync.v
6 _1 f5 F5 m% C& E│  │  │          DAPDpIMux.v
1 r+ y% Y0 I  F1 Q$ s│  │  │          DAPDpSync.v
6 M/ b; ~! G( E. Q4 o& I; x1 [% ?│  │  │          DAPJtagDpDefs.v
/ d2 k: r9 k0 P8 u% |# ~│  │  │          DAPJtagDpProtocol.v
! Q/ K# w) n9 D! z7 a* Q5 j" S  J│  │  │          DAPSwDpApbIf.v
│  │  │          DAPSwDpDefs.v
% y$ E1 t  L8 v0 b* N+ O│  │  │          DAPSwDpProtocol.v
% `8 [+ r  y! l+ k; |" j/ H0 L│  │  │          DAPSwDpSync.v
  C/ D: o& r0 O: K) L│  │  │          DAPSWJDP.v
7 d9 W! d& i$ P0 D│  │  │          DAPSwjDpDefs.v
│  │  │          DAPSwjWatcher.v
│  │  │         
! H' Q) h: F! S: w│  │  ├─models
# w5 v( x3 l: A: R: B5 O% y( j│  │  │  └─cells
│  │  │          CM3ClkGate.v
│  │  │          CM3EtmClkGate.v
│  │  │          CM3Sync.v
│  │  │         
! z& b: ]2 h% Q% M│  │  └─tbench
│  │      └─verilog
- E. P6 Y% ~$ G, L: o4 ^$ N│  │              AhbToApb.v
+ Q. T1 q0 X7 B% z4 c│  │              AtbLogger.v
# m5 a6 P3 W# U│  │              BusMatrix.v
│  │              ClkReset.v
6 V3 Q: ?1 ]) c, a' a# ]& a9 I$ V│  │              CM3BusComparator.v
│  │              CM3BusGasket.v
│  │              CM3TestExAcMnAhb.v
/ k( B6 M% Q, j5 _2 X│  │              CM3ValAHBSplit.v
│  │              CM3ValApbTrickBox.v
│  │              CM3ValBusCompareCtrlReg.v
│  │              CM3ValControl.v
# y: q6 ]; s6 ~3 j│  │              CM3ValDebugCore.v
2 n0 Z0 C2 _9 X' T7 ?4 O│  │              CM3ValDualPortRAM.v
│  │              CM3ValDualPortWrapper.v
│  │              CM3ValETMTrickBox.v
│  │              CM3ValHTMTrickBox.v
│  │              CM3ValIRQGenerator1.v
│  │              CM3ValIRQGenerator2.v
│  │              CM3ValJtagTrickBox.v
& t; {. ?# l( I9 z% d│  │              CM3ValMemory.v
│  │              CM3ValPMU.v
1 V+ o8 y6 N" }6 J2 U8 G│  │              CM3ValRAM.v
  E' k* B$ m* V, |& I9 F2 L3 k│  │              CM3ValRAMWrapper.v
│  │              CM3ValScratchPad.v
8 h7 {' ]1 M% [' P, \2 I│  │              CM3ValSWCapture.v
│  │              CM3ValTBDefs.v
" Y) |: M, H4 s1 L+ E9 m9 _│  │              CM3ValTraceOutput.v
( g# Q: f4 G3 L" |' Q1 Q- {│  │              CM3ValTraceSync.v

│      │  │  exclude_list.sc_waitstate

            │  └─fe_tsmc090g_sc-adv_v10_2007q4v2
            │      │  scadv_tsmc_cln90g_rvt_ff_1p1v_m40c.cdB
( K( c  n/ U: `: F            │      │  scadv_tsmc_cln90g_rvt_ss_0p9v_125c.cdB
$ H5 T+ N9 M  k- z; D+ {            │      │  scadv_tsmc_cln90g_rvt_tt_1p0v_25c.cdB
3 r* q$ j6 Y6 K            │      │  
; ?3 X+ J* Z$ @3 ?4 N% Y/ s            │      └─scadv_tsmc_cln90g_rvt_tt_1p0v_25c_dv.cl
3 N3 A9 C/ H( m: }            │              cells_1.geo
            │              cells_1.pwr
            │              index.cli
; C  t' G% w4 D$ B. u  i6 E$ p            │              README.TXT
: i" M# u) C5 A2 L            │              rulesets
& e6 D# f& U' A* d4 n9 C            │              VERSION.TXT
8 D$ m0 M4 M8 n" V            │              vias_1.geo
            │              
            └─tsmc
                └─t-n90-lo-sp-002-f1_1_6a_20060914
, [) i8 T" B( o7 u                    └─6X2Z
( V0 u* @! [8 y  y% a                            corner.defs

mdtjason

回復 1# sinoicboy
, k* ]4 _: t0 _7 H
- D, q+ W3 d0 c
    thanks~~~~~~~~~~~~~~~~~~~~~~~~~~``