spectreverilog mixed-signal仿真问题

enjoymartin

各位：现做mixed-signal仿真，使用的工具为spectreverilog,随便做一一个电路，现在报以下错误，不知道是怎么回事，望各位指点：
该错误是在做以下操作时显示：Mixed-signal/Display Partition/All Active
error: failed to partition the design.
6 J+ ~6 ^4 U8 u, m4 d; J         ......unsuccessful.
error: cannot create and partition the design.
error: must fix design errors before netlisting.

PS:在做混合信号仿真时，需要注意些什么？有什么比较实用的资料可以参考，多谢！