|
各位:现做mixed-signal仿真,使用的工具为spectreverilog,随便做一一个电路,现在报以下错误,不知道是怎么回事,望各位指点:
2 l V& ?( F S; q3 v该错误是在做以下操作时显示:Mixed-signal/Display Partition/All Active1 `3 S/ [3 h' y, u* G
error: failed to partition the design.
$ p0 X5 f. f: Q3 q1 q ......unsuccessful.: L- f9 t% b* U( T- k4 R
error: cannot create and partition the design.# F" O; J, R0 e
error: must fix design errors before netlisting.8 g- t, C ]0 S! {1 Q' e: m
; r# w' U$ y6 i0 y3 V; V$ T( APS:在做混合信号仿真时,需要注意些什么?有什么比较实用的资料可以参考,多谢! |
|