What Analog IP do you plan to use MOST on your current design?

atitizz

6 m+ L: ?1 r  ?3 X
Please indicate whether the IP exists internally or is purchased from 3rd-party. ..
. A$ M; }# V  V2 P
Other (please specify):

amatom

新思科技最新DesignWare MIPI D-PHY   可縮減晶片面積及功耗達50%
% `" E% _; L5 r' Y# h9 q為業界第一個支援MIPI D-PHY v1.2規格的IP，可傳輸高達2.5 Gbps的資料量
同時減少開發影像感測器和顯示器應用裝置的成本

- g' W* J9 U! d# M& t" [重點摘要：
•      相較業界其他解決方案，新思科技的DesignWare MIPI D-PHY可減少晶片面積和功耗達50%，有助於降低矽晶成本並延長電池續航力。
•      符合MIPI D-PHY v1.2規格，針對高解析度影像應用裝置，可傳輸總計高達20Gbps的資料量。
+ B6 c" Q& m" ^( S% F% E% Z' Z•      經證明可與新思科技DesignWare MIPI CSI-2和MIPI DSI控制器互通，並結合MIPI驗證IP，藉以提供經驗證的完整解決方案，可降低整合風險。
•      透過可配置(configurability)選項，就能利用同一個SoC進行多個應用設計。
% l) S- h. f. A5 g3 `0 s
% k) V) N( p/ x$ z2 q3 p(台北訊) 全球晶片設計及電子系統軟體暨IP領導廠商新思科技(Synopsys)今日宣布，最新的DesignWare® MIPI® D-PHY™較其他解決方案能減少晶片面積和功耗達50%，同時提高每條傳輸通道(lane)的效能至2.5 Gbps ，不但能降低SoC矽晶成本，還能延長行動、消費性和車用裝置的電池續航力。此D-PHY解決方案符合行動產業處理器界面聯盟(MIPI Alliance)制定的MIPI D-PHY v1.2規格，與DesignWare MIPI DSI、CSI-2控制器和驗證IP(VIP)組成一套完整的解決方案，除了降低整合風險外，也能減少SoC晶片連結各種影像感測器和顯示器所耗費的時間。

amatom

影像處理器晶片設計公司Movidius公司資深副總裁暨營運長Sean Mitchell說道：「DesignWare MIPI D-PHY提供低功耗、高效能及可配置選項，對我們旗下Myriad 2視覺處理單元(Vision Processing Unit)來說是不可或缺的成功基石。新思科技的高品質MIPI IP解決方案支援業界最新規格和功能，能協助我們以較少的風險，快速將所需功能整合至SoC當中。」
! h6 N3 |! K- i) b# V: S2 S
: Z: f4 d0 M/ n* e0 p2 G: ^行動產業處理器界面聯盟(MIPI Alliance)主席Joel Huloux表示，過去十年來，新思科技積極參與MIPI聯盟的工作小組，致力於MIPI聯盟技術的開發與推廣。隨著最新DesignWare MIPI D-PHY的問世，新思科技可協助設計人員利用D-PHY v1.2規格中的高效能和低功耗功能，針對高階行動、消費性和車用影像感測器和顯示應用，快速進行SoC的佈署。

是德科技(Keysight Technologies)副總裁暨總經理Jürgen Beck說道：「為了加速上市時程，負責高解析度產品的設計人員需仰賴可協助降低SoC與其他應用介面整合風險的IP。我們的檢測工具輔以新思科技最新的D-PHY IP，有助於整體MIPI生態系的發展。此外，我們也期待能與新思科技就未來MIPI的開發建立合作關係。」

) y6 z* c0 o; J9 d  k8 [" [2 g7 S- I5 f% l新思科技DesignWare MIPI D-PHY 是在MIPI CSI-2和DSI主機及裝置應用上所使用的實體層(physical layer)，可讓行動和嵌入式應用的SoC晶片與影像感測器及顯示器相互連結。同時，DesignWare MIPI D-PHY 是第一個符合MIPI聯盟D-PHY v1.2規格的D-PHY IP，可讓每條傳輸通道(lane)的運行速度達2.5 Gbps。針對高解析度的資料輸出，DesignWare MIPI D-PHY的四條傳輸通道加總起來可支援10 Gbsp的傳輸速度；而八條通道則可達20 Gbps。此外，， DesignWare MIPI D-PHY的可配置選項能讓設計人員減少針對多樣化應用所需的SoC設計數量，以加速上市時程。

amatom

新思科技IP及原型建造行銷副總裁John Koeter表示，因應節奏快速、競爭激烈的行動市場，新思科技推出極小面積和超低功耗的D-PHY，協助設計人員設計出不同以往的SoC，以降低矽晶成本和延長電池續航力。新思高品質的IP組合，符合最新MIPI聯盟的標準，讓設計人員得以將最新功能整合至因應行動與消費性市場的SoC當中。

上市時程
2 k; L) E& }7 L' O
5 X6 K$ O+ a' t" w7 \3 v最新的DesignWare MIPI D-PHY目前已用於16奈米FinFET製程，預計2015年初將推出28奈米製程的版本。MIPI D-PHY v1.2的VIP已經上市。
# N5 ]5 q9 s4 {. h2 Z! Q4 m
) M9 A+ H* h) s7 N關於DesignWare IP

新思科技是一家為SoC設計提供高品質及矽晶驗證(silicon-proven) 的IP解決方案領導廠商。其豐富的DesignWare IP組合包含完整的介面IP解決方案，如控制器(controller)、用於一般通訊協定的實體層(PHY)及新一代驗證(verification)IP、類比IP、嵌入式記憶體、邏輯庫(logic library)、處理器核心以及次系統(subsystem)等。新思科技的IP套件式解決方案(IP Accelerated Initiative)提供IP原型建造套件((IP prototyping kits)、軟體開發套件以及客製化IP次系統，以加速原型建造、軟體開發以及SoC與IP的整合。藉由強大的IP開發方法論以及在品質、IP原型建造、軟體開發和全面性技術支援的大量投入，新思科技協助設計人員加速產品上市時程並降低整合風險。