請問各位板大們,我想設計一個很長setting time的power on reset電路並且是要fully on chip的。, B! F0 u2 ~! _7 \9 P5 n! C$ r
3 u7 q0 ? T+ r. @5 b, m
根據前人們提供的電路做法不外乎是使用R-C延遲時間電路再加上schmitt trigger(亦或者用電晶體去實現R、C)3 u; g0 m" _' S+ r
7 a; W! X p) g5 I: j
然而這個方式是沒辦法達成我想要的規格的,原因不外乎要達成這麼長的delay時間則R、C值必須要很大,因此無法fully on chip; \: `8 P" R3 N1 W( w$ K
+ V- P ?2 p0 T+ r! k另外有關 Dr. Howard Johnson. 撰寫的power on reset此篇文章的探討中,說明簡易的R-C延遲電路與shmitt trigger電路在VDD有很大的變化時由於放電的問題所以導致此power on reset電路無法重新active,因此會出現問題。% M" g1 Z2 V" z! \ K2 b
(個人認為此現象應該不是稱為power on reset而是brown out reset) 8 h( q! T5 ]8 S' R' t4 S 0 Z8 K& ^: D. x$ S! l0 E, u' c2 c所以想請問不知道各位有沒有什麼好的建議,謝謝。