IC Layout外包需求

frankie0315

[好康相報] IC Layout外包
) O4 x& h2 E3 k8 g: k& H) `8 L
dear all ,
$ K: r7 Y$ `6 I; Z/ @, X
請問有誰有接ic layout外包案件 ,

目前需求 2位駐場人員, 時間為 11月中至明年一月底.
/ q) t7 r8 ~! ^9 J9 f. r
需要進廠支援, 若是有相關的訊息煩請提供.

- y( K0 @0 u9 F7 Y# ^2 E請各位幫幫忙

thanks

# ^8 ]0 |3 ^# K+ k- d# b6 c  }" iFrank

ranica

模拟版图工程师
公      司：A famous IC company
9 k# D$ B8 u1 e工作地点：苏州

职位描述
$ a( B, s- e$ C: Q9 B工作岗位: 模块级模拟电路版图设计,包括物理验证.
( f& }+ B0 V' V2 e' k! h
# S. i5 ]8 _1 x# U3 [" c6 D职位要求:
1. 模拟IP版图的规划和版图实现. 理解原理图到版图的转换过程.
2. 熟练掌握物理验证,包括DRC/LVS/LPE/ANT等的检查原理和过程.
+ G( s4 {  ~6 j3. 能读懂和编写物理验证规则和检查教本
/ K; y+ `/ ?) H3 d4. 有实际设计若干模拟IP和流片验证经验,
5. 学历本科或以上
6. 一年以上模拟版图设计经验

ranica

数字版图工程师
公      司：A famous IC company
工作地点：苏州
/ l, O/ M0 g+ k
职位描述
工作岗位: 芯片级后端设计,包括与前端工程师配合完成布局布线,时序收敛,物理验证和完成流片.
. e* |; d( q8 K2 E% n" d
职位要求:
1. 深刻理解数字后端流程,如 芯片全局规划,时钟树,布局布线,信号完整性,时序收敛,物理验证,以及流片过程.
2 R; _. ?# l4 S9 ]4 W. f2. 有数模混合芯片物理集成经验.
3. 有低功耗设计经验,使用过UPF和MMMC流程设计.
4. 作为负责人设计过深亚微米(65nm或以下)芯片级设计,并有成功流片经历.
$ t, F9 p" d! {. z. s5. 积极主动,团结合作, 有独立解决问题的能力,
6. 学历本科或以上
7. 两年后端工作经验

ranica

Senior Layout Engineer
公      司：A famous European IC company
1 p+ c/ N5 j6 t8 }工作地点：上海
) ?$ e- _9 {, p; M' s0 j
Job description  
- layout of analog building blocks  
- place & route of digital circuits  
0 ?( Z; u* x- @( w8 H- floorplan and toplevel layout  
5 O7 ~, q% ]  d% s2 y, W$ `/ F- bond sheet assembly  
- layout verification and finishing  
& A, C; ^0 K: B; o0 z% v) Y- coach junior engineers  

* H1 G3 P3 k- TRequired knowledge competencies and attributes  
2 J9 f/ Y) {1 y2 r5 r6 u4 E- master or bachelor degree in microelectronics  
- > 5ys experience in IC layout  
- good understanding of semiconductor physics  
4 W' d# i0 {& w: _$ f! ?% b# q) k- experience in full layout flow  
- experience with Cadence/Mentor based tool chain  
- very good communication skills  
- flexibility and good capacity for team work  
8 F( z* s2 x2 e1 ]# U3 E! @- foreign languages: English, German (not a must)

ranica

FAE
! [% ^% f6 }" R5 k公      司：NO.321-A Semiconductor Company
工作地点：厦门

5 D' `/ I& X7 w" A) b* G9 C岗位职责：
5 M/ U- L& u, l! D9 c1、协助市场部参与芯片的定义、评估和市场推广
2、负责客户方案的设计、demo 板的设计及生产
3、解决客户反馈的各种技术问题
4、重要客户的项目设计及协助电源产品的生产
$ k  h& x- ?8 A( y8 L5、代理商的 FAE 培训及管理
# g4 N" n' }1 [) L& l) ~9 p4 s' d6、完成销售部申请的 Demo 板
/ d6 F# L) Q" T1 x/ u" g3 n% D
任职要求：
# N, X% |' z% D1、大专及以上学历，计算机及电子、通讯等相关专业毕业
2、在开关电源领域2年以上工作经验
2 I6 U/ Y9 K) D3、扎实的电路理论基础，能熟练应用电路知识设计各种电源方案
. o( y6 O. {2 \4、能熟练应用Layout、电路仿真等相关的计算机软件
6 R2 n$ P/ J3 p5、较强的电路调测经验和动手能力，能熟练使用各种常用的电子仪器
  e/ V' c9 ]: X% \0 Z7 Y) l% f6、具有良好的沟通能力和团队合作精神

sophiew

模拟版图工程师
! p/ b1 g5 k7 L8 H公      司：A famous IC company
/ x  }9 M$ K8 k; p0 r( h0 |! v工作地点：苏州

职位描述
工作岗位: 模块级模拟电路版图设计,包括物理验证.

6 z" N  B7 T0 ]& H# p: Y. D% Q职位要求:
2 ]9 `+ L- Z% e% S. V, ~1. 模拟IP版图的规划和版图实现. 理解原理图到版图的转换过程.
" r" h" ]1 J1 q$ }6 }2 d" K2. 熟练掌握物理验证,包括DRC/LVS/LPE/ANT等的检查原理和过程.
3. 能读懂和编写物理验证规则和检查教本
4. 有实际设计若干模拟IP和流片验证经验,
9 k! r' }- U1 w% }5. 学历本科或以上
6. 一年以上模拟版图设计经验

sophiew

数字版图工程师
公      司：A famous IC company
工作地点：苏州

! B' }  J% A* I8 h: [$ E# ^职位描述
工作岗位: 芯片级后端设计,包括与前端工程师配合完成布局布线,时序收敛,物理验证和完成流片.

职位要求:
6 I/ Q! E6 M* \9 t6 W8 b1. 深刻理解数字后端流程,如 芯片全局规划,时钟树,布局布线,信号完整性,时序收敛,物理验证,以及流片过程.
2. 有数模混合芯片物理集成经验.
3. 有低功耗设计经验,使用过UPF和MMMC流程设计.
$ k% @7 E. Q% g, P( `4. 作为负责人设计过深亚微米(65nm或以下)芯片级设计,并有成功流片经历.
5. 积极主动,团结合作, 有独立解决问题的能力,
! u& y* ]9 c- g2 B7 n7 [6. 学历本科或以上
/ |  |; q! z3 {/ H( M+ \! ]* n! e7. 两年后端工作经验

jcase

【專案詳細】       
: k% j5 X5 E4 ^! K7 e8 j' @6 y
8 j) u5 @/ O, g; d6 X; L. B6 a! ~讓接案方清楚了解專案內容可篩選出更合適的人才、大幅提升成交率；建議您依照下列格式詳細填寫！

1 {3 X& H2 R2 s1.工作內容：發包電熱片溫度感測電路，需含電路設計，電路圖繪製，零件選購與Sample PCB製作
2.配合時間：2014/5/1 ~2014/5/30
3.配合地點：以台北縣市為主，因方便討論
  B  J) r3 n0 F4.專案預算：依接案方報價
5.注意事項：       

8 v3 G+ p  l4 v* Y3 J8 s【所需專長】        熟悉繪製電路板，並需洗板子與將Sample PCB製作

l690527

去過的
& ^4 V( z/ H# ?% R7 C4 A1 [
0 F' N, ?  t1 D, s: w詰鎧科技
% J) ?! {% i, a4 \細拓科技
0 O5 f# ~6 j. R+ B: H摩爾科技
雷X......

ranica

Sr. Layout Engineer /Staff Layout Engineer
' k: Y, r% c8 n/ L: `
公      司：one famous IC company
工作地点：上海
3 V& B' ]  ]# t0 \3 x; ^
' i% I3 K) L, b# J6 l& R1 W4 KJob Requirements:  
-Work with circuit designers to build physical design floor-plan;  
-Complete the physical layout design with the constraints of circuit design requirements;  
5 e, R1 {4 X+ S% o  v6 i-Verify the physical layout design to meet both circuit design requirements and process requirements;  
-Use the advanced technologies to improve layout design quality and efficiency.  

9 {5 k  e5 F4 b* ]' eQualifications:  
-College degree (or above) in Electrical Engineering or other related engineering field;  
$ H1 ]% m1 U/ o0 x$ |! m4 h1 t-At least 4 years experience in layout design field with rich tapeout experience;  
-Good understanding of basic electronic principles dealing with circuit and layout design;  
-Familiar with IC layout methodologies, flows and CAD tools such as Cadence virtuoso layout, Caliber physical verification;
. {9 z0 k# P2 j/ |3 Y-Prefer experienced in PLL and IO design  
# w- @. x8 `1 D2 L-Patient, A good team player, Good communication skills;  
& j4 H* Q2 M7 K# g2 ^+ k7 J-Can communicate with both written and spoken English.

jcase

1.根據數位電路結構和所用基本邏輯單元的特性，類比分析電路的邏輯功能、延遲特性以及電路中是否存在冒險競爭情況等。
2.根據電路拓撲結構和電路中所用的元器件參數，類比分析該電路的直流、交流和瞬態等各種特性，並進行靈敏度分析、成品率類比和最壞情況分析等特殊類型的分析。
, c8 Z! _/ V/ T* ~. n: V/ x* o3.設計某些特定類型的電路
; o, v1 e- V0 \2 @4.自動佈局佈線功能
' }) k, T1 J) `" e! v$ S5.對繪出的電路圖進行電連接規則核對總和各種統計報表生成等
6.將多種型號的器件符號及特性參數值存放在資料庫中，並可擴展資料庫內容，添加新的器件符號

$ f- c. f$ ^0 p
合作面議。能者與意者請email研發簡歷與chip123聯絡。