Cortex-M0/M3/M4 Source Codes

sinoicboy

Cortex-M0/M3/M4 Source Codes

. g7 ~- M8 O  ^* M& Niconstart@gmail.com

├─AT420-DA-03001-r2p0-00rel0
│  └─docs
│          DDI0337G_cortex_m3_r2p0_trm.pdf
+ B: |6 y- t/ v' q│         
├─AT420-DC-02008-r2p0-00rel0
│  └─docs
│          DII0194A_cortex_m3_r2p0_csg.pdf
" p+ W2 j/ t+ h5 f, W│         
& s9 C$ k$ v: I3 O( K├─AT420-DC-13001-r2p0-00rel0
5 X" `0 x, @' d" d│  └─docs

  G; A' s8 U/ @/ \6 L! J' E) v│  │  │          CM3CodeMux.v
$ C1 N" f3 N: J  u2 Y│  │  │          CM3flashmux.v
│  │  │          CM3ROMTable.v
/ X6 j$ F' U7 y% M│  │  │          CortexM3Integration.v
│  │  │         
" ]: R# A' F4 I/ e% {│  │  ├─dapswjdp
│  │  │  │  README_DAPSWJDP
│  │  │  │  
│  │  │  └─verilog
│  │  │          DAPDpApbDefs.v
* c' j/ D+ q5 k5 h│  │  │          DAPDpApbIfClamp.v
9 s( C9 S: b- x│  │  │          DAPDpApbSync.v
+ X6 `4 L; D; H7 p+ c( b% Z+ v│  │  │          DAPDpClamp0.v
│  │  │          DAPDpEnSync.v
│  │  │          DAPDpIMux.v
│  │  │          DAPDpSync.v
│  │  │          DAPJtagDpDefs.v
: K' P! B$ S( m" B5 r3 {│  │  │          DAPJtagDpProtocol.v
4 e4 ?  ~; [2 c│  │  │          DAPSwDpApbIf.v
│  │  │          DAPSwDpDefs.v
│  │  │          DAPSwDpProtocol.v
7 i3 x7 r0 F! a. p6 ?│  │  │          DAPSwDpSync.v
( m9 D* F5 {, D" Y% F│  │  │          DAPSWJDP.v
│  │  │          DAPSwjDpDefs.v
0 {& T6 Q/ }  i2 \4 l│  │  │          DAPSwjWatcher.v
; r9 @' r% [( V' D8 _7 A│  │  │         
8 G, B- P4 u) t) t│  │  ├─models
│  │  │  └─cells
│  │  │          CM3ClkGate.v
│  │  │          CM3EtmClkGate.v
│  │  │          CM3Sync.v
│  │  │         
& E& ]2 ?- Z8 A) I/ y* I│  │  └─tbench
│  │      └─verilog
│  │              AhbToApb.v
│  │              AtbLogger.v
│  │              BusMatrix.v
5 `! n1 V) n& s* b2 Y& G│  │              ClkReset.v
7 h- B$ z1 y$ Q' q& T* k5 @│  │              CM3BusComparator.v
0 u( ]* ]1 G0 p* F6 ~8 @

. S8 c  [% C9 k& b! f! a│      │  │  exclude_list.sc_waitstate
1 R& G; A+ p, P4 b
- C. E# M8 S3 j8 Z! @0 g' a6 `             │  └─fe_tsmc090g_sc-adv_v10_2007q4v2
             │      │  scadv_tsmc_cln90g_rvt_ff_1p1v_m40c.cdB
) s) l! I0 H) @' R             │      │  scadv_tsmc_cln90g_rvt_ss_0p9v_125c.cdB
             │      │  scadv_tsmc_cln90g_rvt_tt_1p0v_25c.cdB
             │      │  
             │      └─scadv_tsmc_cln90g_rvt_tt_1p0v_25c_dv.cl
9 ]5 Q+ V9 V" f7 g% u             │              cells_1.geo
1 ]" F) U( e/ K3 Y             │              cells_1.pwr
             │              index.cli
             │              README.TXT
             │              rulesets
2 p& C7 d4 n: f+ Z0 h' d( u             │              VERSION.TXT
  h  J1 g3 h6 n0 A  t9 J             │              vias_1.geo
             │              
- T8 y& g6 _* K! @9 I; E. j             └─tsmc
; q% F$ _' b7 A) j, m5 A+ V: s                 └─t-n90-lo-sp-002-f1_1_6a_20060914
: z# r$ ^* _; e0 N3 N1 p: H9 \                     └─6X2Z
5 A4 M% _: W" E9 W3 y                             corner.defs
$ M6 K7 c& S4 z# P% T3 ^) U
* R4 r* [5 ^: I7 N$ x├─integration_kit
│  ├─logical
│  │  ├─cm0ikmcu
│  │  │  └─verilog
1 F1 }- D; W  T$ [│  │  └─tbench
, \) o# y: }  j- e& j2 d+ O* m│  │      └─verilog
9 t1 h* m+ C9 @$ X3 h4 M: y│  └─validation
5 a* d: D4 _3 z8 C1 L% H│      ├─glogs
│      ├─logs
│      ├─mdk
7 i) r3 e8 D4 l3 e! b5 E0 P│      ├─srpg
│      ├─tests
- P" p* U/ y6 L) D│      │  └─CMSIS
│      │      └─Core
│      │          ├─CM0
) N! V0 A0 ~' t│      │          └─Documentation
' H1 R/ a: i$ _1 h( E! e- m& ?2 E4 I│      └─vectors
├─ipxact
& w% r( Q5 w) W6 z│  ├─busdefs
│  │  ├─amba.com
8 j; p$ D9 y6 J& J) q9 `│  │  │  └─AMBA3
│  │  └─arm.com
2 }1 w% G" K7 N9 N1 ]' P0 R│  │      ├─CoreSight
, ^+ Q1 F9 s8 I8 }│  │      ├─Cortex-M0
│  │      └─CortexMCores
3 B! t' `; B/ q( r) Y( _9 z  {│  ├─channels
│  │  └─arm.com
+ G& S8 D+ `& i* ]7 p│  │      └─Cortex-M0
, g- P5 a/ }  Z│  │          └─rtl
! s! C! m; @2 W2 d│  └─components
│      └─arm.com
  k9 F6 k+ E" _! q) K1 I8 ~5 d│          └─Cortex-M0