Cortex-M0/M3/M4 Source Codes

sinoicboy

Cortex-M0/M3/M4 Source Codes

8 o/ g3 w4 a  _iconstart@gmail.com

├─AT420-DA-03001-r2p0-00rel0
│  └─docs
1 s; L2 G4 S: n0 `│          DDI0337G_cortex_m3_r2p0_trm.pdf
% E$ a5 D" W6 {│         
& Q* k9 J0 k! ]3 ^+ C- N├─AT420-DC-02008-r2p0-00rel0
│  └─docs
9 v) r# M+ H# u* c$ ?│          DII0194A_cortex_m3_r2p0_csg.pdf
│         
├─AT420-DC-13001-r2p0-00rel0
1 P& w" V! D& }# v│  └─docs

│  │  │          CM3CodeMux.v
│  │  │          CM3flashmux.v
, s1 x2 I- U4 C% s5 x  T( j2 k3 O│  │  │          CM3ROMTable.v
! P0 O3 s1 b5 X! ~# i1 Z│  │  │          CortexM3Integration.v
  |: Y/ y' l. h$ G│  │  │         
│  │  ├─dapswjdp
│  │  │  │  README_DAPSWJDP
0 \* Q1 ?- h( A│  │  │  │  
$ e3 A* J- {2 o6 E6 Y  {3 R│  │  │  └─verilog
│  │  │          DAPDpApbDefs.v
│  │  │          DAPDpApbIfClamp.v
│  │  │          DAPDpApbSync.v
7 s4 q' P% p' H3 c│  │  │          DAPDpClamp0.v
│  │  │          DAPDpEnSync.v
│  │  │          DAPDpIMux.v
│  │  │          DAPDpSync.v
9 v1 w+ y7 A/ d/ a: Y│  │  │          DAPJtagDpDefs.v
│  │  │          DAPJtagDpProtocol.v
2 I+ x, x& i7 c, h( M│  │  │          DAPSwDpApbIf.v
# l% q8 A- S, @3 t8 {# r, y│  │  │          DAPSwDpDefs.v
│  │  │          DAPSwDpProtocol.v
7 S% U7 f  S; c│  │  │          DAPSwDpSync.v
0 s. F# U+ b: P; q: I4 [│  │  │          DAPSWJDP.v
% o, Y+ T: M5 h' u│  │  │          DAPSwjDpDefs.v
│  │  │          DAPSwjWatcher.v
- F  j7 |8 p" U8 D, X) f│  │  │         
/ a( }1 r) J7 {, L3 i' b0 N! N│  │  ├─models
│  │  │  └─cells
│  │  │          CM3ClkGate.v
+ f: [3 v1 L" V3 M! W* V* c3 `$ G│  │  │          CM3EtmClkGate.v
│  │  │          CM3Sync.v
│  │  │         
│  │  └─tbench
9 Z: i9 ?7 ?2 f- N│  │      └─verilog
│  │              AhbToApb.v
7 S% B7 @4 l4 h& @( h│  │              AtbLogger.v
│  │              BusMatrix.v
0 e5 P" T) V4 p" R) N: E7 \5 N│  │              ClkReset.v
9 g' f) ?4 Y/ a8 m! u2 n│  │              CM3BusComparator.v


│      │  │  exclude_list.sc_waitstate
7 f% f6 S4 v0 J! b$ G* G. v" B5 l
             │  └─fe_tsmc090g_sc-adv_v10_2007q4v2
             │      │  scadv_tsmc_cln90g_rvt_ff_1p1v_m40c.cdB
             │      │  scadv_tsmc_cln90g_rvt_ss_0p9v_125c.cdB
             │      │  scadv_tsmc_cln90g_rvt_tt_1p0v_25c.cdB
             │      │  
             │      └─scadv_tsmc_cln90g_rvt_tt_1p0v_25c_dv.cl
             │              cells_1.geo
             │              cells_1.pwr
7 \) m8 o: B- k( [9 Z             │              index.cli
: c; R. l  z, b+ B             │              README.TXT
! b2 v$ q: n& b3 [( c) `8 V* S  b             │              rulesets
             │              VERSION.TXT
             │              vias_1.geo
             │              
             └─tsmc
                 └─t-n90-lo-sp-002-f1_1_6a_20060914
                     └─6X2Z
                             corner.defs

├─integration_kit
' N1 H0 ?/ V9 m│  ├─logical
│  │  ├─cm0ikmcu
│  │  │  └─verilog
│  │  └─tbench
│  │      └─verilog
│  └─validation
0 |* q( q7 D* j. w' A5 c│      ├─glogs
+ O$ T& G% e1 F) O│      ├─logs
│      ├─mdk
│      ├─srpg
│      ├─tests
8 K! u( R& [* C4 u* ?2 _│      │  └─CMSIS
, X- C3 L) M5 S* k& j% _│      │      └─Core
│      │          ├─CM0
│      │          └─Documentation
6 P# `8 i2 w6 E" Q│      └─vectors
├─ipxact
6 k. y1 L/ K, W3 E" x3 ]│  ├─busdefs
│  │  ├─amba.com
8 ]. k; n: i2 \; j│  │  │  └─AMBA3
│  │  └─arm.com
% ]7 L" t! K. J  |│  │      ├─CoreSight
│  │      ├─Cortex-M0
│  │      └─CortexMCores
│  ├─channels
$ [2 \9 l* D8 G9 b6 b8 U! C│  │  └─arm.com
│  │      └─Cortex-M0
│  │          └─rtl
5 F( P8 }9 c$ D! ^1 o, w) n2 @│  └─components
  G( g; N! V2 k* u) U│      └─arm.com
- ]" N8 v% W' H. v│          └─Cortex-M0