自強課程－－數位系統雛形與進階FPGA設計實務班送板子

陳雅文

【課程名稱】         數位系統雛形與進階FPGA設計實務班【入門+進階1+進階2】   
★贈送Xilinx Spartan6 FPGA開發板(價值8,000)
上過學員力推課程及講師!!上過學員力推課程及講師!!
【課程代碼】        04C351
  B4 ~2 x: K! s, G3 ?* K【上課時間】        3/22(日)-7/19(日)，9:00~16:00，共90小時(4/5,5/3,6/21停課)
5 N* ?9 v* V" l" U$ g2 H3 R4 o  _【課程主旨】        本課程以實作為主、以業界主流FPGA為核心，用Verilog硬體描述語言及FPGA電路合成，教導學員從基礎學習，內容將搭配上業界常用週邊介面如：七段顯示器IIC、UART，…，最終達到在FPGA中建構屬於自己系統平台為教學目的。
  I# O, f( A: n& y7 V$ P
7 N( Z* e8 b0 U) J, f  A教導數位系統雛型電路設計基本原則, 及操作技巧，內容將搭配VGA介面，及Xilinx提供的微處理機PicoBlaze整合自行發展之IP最終達到在FPGA中建構屬於自己Reconfigurable SOC系統平台為教學目的。

+ C5 `% ^6 m# m7 A# [- T- |( ]數位系統雛型電路SOC除錯常用技術及相關知識。包含基於模型的系統仿真平臺構建方法、PicoBlaze系統程式設計及除錯、硬體除錯利器ChipScope Pro工具介紹，並實際以Lab方式來實作PicoBlaze嵌入式平台除錯方式，藉以講解FPGA常用的除錯技巧。講解RISC CPU微處理機架構，並以以Xilinx PicoBlaze Verilog原始碼為基礎為實作範例做完整的說明。本課程詳細介紹 PicoBlaze CPU 及其系統架構，指令集之設計及修改, 加入屬於自己的指令集並整合在Reconfigurable SOC系統平台為教學目的。
【修課條件】        數位邏輯基本觀念
【課程大綱】        【入門】FPGA/Verilog實戰設計、基本周邊IO 電路設計班(課程代碼 04C351-1)
/ C% k7 n: @2 t1 A1. FPGA 元件及架構介紹
2. FPGA 開發工具介紹及FPGA實習板
3. FPGA 接腳及時域限制條件(Pin & Timing Constraints)及相關 設定
4. HDL 語言指令及程式介紹
/ f4 B6 f3 m9 l8 n; D+ _5 A0 ^5. HDL Basic Concepts
6. HDL Coding for Combinatorial Logic
8 \9 v3 Q" _$ S$ e. r7 X7. HDL Coding for Sequential Logic
; z+ l/ s: q4 n$ ~; t+ l/ n0 l8. Test Bench
$ _. s- I$ U4 u: u" c- u/ X9. FPGA IO控制
! s) @5 n2 p0 o/ \. a, E10. FPGA基本輸出入實習
4 S- C$ W* d4 ~* k* y! h+ L# W3 }  j11. FPGA七段顯示器實習
3 @3 ~/ T6 p: J. I) y; R12. FPGA點矩陣LED實習
" _, z' u3 [0 B3 X( L13. FPGA周邊控制與PC通訊實習
$ Q1 f" ?" P1 q7 z14. FPGA通訊介面實習
15. FPGA PWM控制實習
, Q' v( l) f' Y( |, f5 \16. FPGA I2C介面通訊實習
4 l* f, C. g1 o1 y1 F1 }17. FPGA ADC類比數位轉換器實習
+ g0 J; s' ?0 q! W/ x$ h3 ]18. FPGA周邊記憶體EEPROM讀寫實習
& k4 C! M2 w2 E) Z" T1 H' e
【進階1】數位系統雛型電路SOC實務班(課程 代碼:04C351-2)
1.三個設計基本原則，包括面積和速度的平衡互換原則，硬體可實 現原則和同步設計原則
- }  [" x* M( N4 ^4 b6 T2.三個個常用操作技巧，包括Ping-pong Buffer，串並轉換操作和 Pipeline流水線操作等 技巧
* X4 a6 N/ p! ^$ g# s1 Z! T# p3.三個常用IP模組使用，包括片上的記憶體（SRAM、FIFO、ROM）， 時脈管理(DCM)和串列 收發器（SERDES）等
4.VGA 控制器I：基本原理、VGA 同步原理、圖像物件產生
5.VGA 控制器II：字元產生VGA 字元物件結合
6.PicoBlaze RISC I 硬體架構：CPU內部結構、研發流程、堆疊 RISC CPU同步狀態機原 理、結構和設計
7.CORE Generator System及 HDL Design with IP Core Flow
★LAB：產生ROM、RAM、DCM 等IP
5 F7 G" C( L4 c/ ^4 h★LAB：UART IP結構和設計
$ g8 r/ o% G) a, c/ S; C★LAB：I2C IP結構和設計

【進階2】數位系統雛型電路SOC除錯、驗證與 內核設計實務班(課程 代碼:04C351-3)
1.週邊界面及系統晶片整合架構介紹
$ A8 S" g9 L$ U. Y6 S1 R2.基於模型的系統仿真平臺構建方法(Lab)
3.PicoBlaze RISC II 指令集：CPU指令集、組合語言、PicoBlaze 組譯器的用法與組譯器 指令
4.PicoBlaze RISC III 整合發展環境(IDE)：組合語言發展， PicoBlaze IDE 介紹, JTAG port Download 除錯
5.ChipScope Pro工具介紹Core Generator產生ILA、ICON core、 ChipScope Pro Analyzer 的使用，實際用於此SoC系統Wavefrom產生及Debug
. Z/ ^! g/ F% a; ?4 `
【上課時數】        90 小時
7 m* Z0 K1 h; h, l【上課地點】        新竹市光復路二段101號研發大樓
" W7 e5 _! ]( z+ l) T  j8 t【主辦單位】         財團法人自強工業科學基金會

, d8 z2 K+ x& m5 Y4 S4 s【諮詢專線】        03-5735521 ext 3221 林小姐 wplin@tcfst.org.tw

fgg633

fgg633

高雄叫 小 姐+賴sex598,高雄外 送 茶,外 約正 妹,好 茶推薦,高 檔 茶

jlian168

請問:學費總共多少錢???????????????????????

陳雅文

  數位系統雛形與進階FPGA設計實務班【入門+進階1+進階2】   
★贈送Xilinx Spartan6 FPGA開發板(價值8,000)
( i5 W; N; m: d  D( ~- C上過學員力推課程及講師!!上過學員力推課程及講師!!
$ Q) P( v/ B5 v% s2 J, g【課程代碼】        04C351
【上課時間】        3/22(日)-7/19(日)，9:00~16:00，共90小時(4/5,5/3,6/21停課)
【課程主旨】        本課程以實作為主、以業界主流FPGA為核心，用Verilog硬體描述語言及FPGA電路合成，教導學員從基礎學習，內容將搭配上業界常用週邊介面如：七段顯示器IIC、UART，…，最終達到在FPGA中建構屬於自己系統平台為教學目的。