|
|
【課程名稱】 數位系統雛形與進階FPGA設計實務班【入門+進階1+進階2】
3 m4 i0 n; n* r1 l: A★贈送Xilinx Spartan6 FPGA開發板(價值8,000)
1 X0 q& Y4 Q$ e% _上過學員力推課程及講師!!上過學員力推課程及講師!!
6 Z3 J& b/ b' i9 ^3 _4 ]【課程代碼】 04C351
# X* @+ r! p! E8 ~$ d【上課時間】 3/22(日)-7/19(日)，9:00~16:00，共90小時(4/5,5/3,6/21停課) 3 d& F% Q* r+ B' x% u9 E
【課程主旨】 本課程以實作為主、以業界主流FPGA為核心，用Verilog硬體描述語言及FPGA電路合成，教導學員從基礎學習，內容將搭配上業界常用週邊介面如：七段顯示器IIC、UART，…，最終達到在FPGA中建構屬於自己系統平台為教學目的。 * r) Q3 G$ E/ Y8 b1 E
% H; h. G6 E& [- ?4 P3 X6 ?教導數位系統雛型電路設計基本原則, 及操作技巧，內容將搭配VGA介面，及Xilinx提供的微處理機PicoBlaze整合自行發展之IP最終達到在FPGA中建構屬於自己Reconfigurable SOC系統平台為教學目的。
: x' Y7 N8 b) y( S6 E: w1 I- n" G& k2 m( M# |# q) r
數位系統雛型電路SOC除錯常用技術及相關知識。包含基於模型的系統仿真平臺構建方法、PicoBlaze系統程式設計及除錯、硬體除錯利器ChipScope Pro工具介紹，並實際以Lab方式來實作PicoBlaze嵌入式平台除錯方式，藉以講解FPGA常用的除錯技巧。講解RISC CPU微處理機架構，並以以Xilinx PicoBlaze Verilog原始碼為基礎為實作範例做完整的說明。本課程詳細介紹 PicoBlaze CPU 及其系統架構，指令集之設計及修改, 加入屬於自己的指令集並整合在Reconfigurable SOC系統平台為教學目的。
$ U: h; Z) H4 p+ M/ R; D. H, `1 K【修課條件】 數位邏輯基本觀念1 s3 w; k" r) G
【課程大綱】 【入門】FPGA/Verilog實戰設計、基本周邊IO 電路設計班(課程代碼 04C351-1)
, }8 J- j; o) _ j4 g1. FPGA 元件及架構介紹/ t3 j, V- C# u$ J: l
2. FPGA 開發工具介紹及FPGA實習板3 a' f8 p9 N+ M: k
3. FPGA 接腳及時域限制條件(Pin & Timing Constraints)及相關 設定
: a+ H f4 }" O* |4. HDL 語言指令及程式介紹 : d( B6 k0 e( v; Y" @9 B
5. HDL Basic Concepts, ^0 A1 {) L6 T# m. n, K& q
6. HDL Coding for Combinatorial Logic
& T" x( w' y4 |; ^2 P+ w1 E7. HDL Coding for Sequential Logic: T( N! @/ @% Z2 R; \) F! m
8. Test Bench $ b* {# K( S$ ^) `3 q0 a4 j( C6 D* C
9. FPGA IO控制2 v! ^! c5 o& W$ y
10. FPGA基本輸出入實習2 g) n, p$ W' B0 P
11. FPGA七段顯示器實習) ^! [+ \5 x0 O; }2 J4 p$ z
12. FPGA點矩陣LED實習
' L2 f' M' K1 f3 O4 k( n" D13. FPGA周邊控制與PC通訊實習
, w. L+ ]- E2 R5 G14. FPGA通訊介面實習 2 K" h/ K% A# b+ |9 w
15. FPGA PWM控制實習
8 E! |; {4 r+ }; k/ j1 p- k( U% n( t( {16. FPGA I2C介面通訊實習, n5 Z: @: H/ W8 A: ~, F' c
17. FPGA ADC類比數位轉換器實習 l/ s9 Q' ^. s' M: G% k1 t
18. FPGA周邊記憶體EEPROM讀寫實習
" X* q( I: T0 U" |* ?2 e: \3 g" t1 T) Y4 U
【進階1】數位系統雛型電路SOC實務班(課程 代碼:04C351-2) * F2 v5 K* H5 d: u/ d) j
1.三個設計基本原則，包括面積和速度的平衡互換原則，硬體可實 現原則和同步設計原則 ' s: h4 A$ h) {$ S; Y6 ?- }
2.三個個常用操作技巧，包括Ping-pong Buffer，串並轉換操作和 Pipeline流水線操作等 技巧 A, ?" V7 G) L0 Z- F; d& I5 y
3.三個常用IP模組使用，包括片上的記憶體（SRAM、FIFO、ROM）， 時脈管理(DCM)和串列 收發器（SERDES）等2 @- u% ?( p. f) \6 ?
4.VGA 控制器I：基本原理、VGA 同步原理、圖像物件產生1 Q/ n" Y3 A* g$ P# r. g
5.VGA 控制器II：字元產生VGA 字元物件結合
" y2 c0 ]' h3 R6 }1 I! _6.PicoBlaze RISC I 硬體架構：CPU內部結構、研發流程、堆疊 RISC CPU同步狀態機原 理、結構和設計
' [: b% V3 g7 ^8 C7.CORE Generator System及 HDL Design with IP Core Flow# o1 \4 I/ V0 F0 a
★LAB：產生ROM、RAM、DCM 等IP
; B: p$ d5 v$ ]0 v/ u! x8 ~& h★LAB：UART IP結構和設計4 H- A3 m: h R( P/ s4 }
★LAB：I2C IP結構和設計 3 A1 g3 }; P% f+ x, } B+ D8 ?: i
# a9 G. J, ] |0 p
【進階2】數位系統雛型電路SOC除錯、驗證與 內核設計實務班(課程 代碼:04C351-3)
1 [" f% b# t0 C# [* v1.週邊界面及系統晶片整合架構介紹 ; `) Z8 x# q, o; s6 a
2.基於模型的系統仿真平臺構建方法(Lab)
1 C- n& `" H/ v9 X" G7 K' _3.PicoBlaze RISC II 指令集：CPU指令集、組合語言、PicoBlaze 組譯器的用法與組譯器 指令
! Q6 l( K- ~. p9 m4.PicoBlaze RISC III 整合發展環境(IDE)：組合語言發展， PicoBlaze IDE 介紹, JTAG port Download 除錯
9 C9 \8 ?2 T$ @% l+ U! D0 @5.ChipScope Pro工具介紹Core Generator產生ILA、ICON core、 ChipScope Pro Analyzer 的使用，實際用於此SoC系統Wavefrom產生及Debug
* r# B9 K: e3 `' e7 S, y; r
- u7 _" f$ y# p【上課時數】 90 小時; U) h/ _. | T9 u" W. r) X! j
【上課地點】 新竹市光復路二段101號研發大樓
, R6 F/ C% ~/ F. }& J% T1 S' M【主辦單位】 財團法人自強工業科學基金會4 H9 }& d& U' b/ ^ a. {" M3 I" g! Y
8 P. t0 X. @) f! i" y5 B
【諮詢專線】 03-5735521 ext 3221 林小姐 wplin@tcfst.org.tw- o+ f) {" \ d- d! F5 a$ e! W. l
; t; A6 c5 Y4 R) z. T; U) @ |
|
[複製鏈接]
IP卡
狗仔卡
發表於 2015-1-27 15:37:48
QQ好友和群
QQ空間
騰訊微博
騰訊朋友
收藏
分享
頂
踩
分享
提升卡
置頂卡
沉默卡
喧囂卡
變色卡
搶沙發
千斤頂
顯身卡
樓主