自強課程－－數位系統雛形與進階FPGA設計實務班送板子

陳雅文

【課程名稱】         數位系統雛形與進階FPGA設計實務班【入門+進階1+進階2】   
4 O" ~! `) J, [3 j# j* r. `★贈送Xilinx Spartan6 FPGA開發板(價值8,000)
. Q7 E+ L7 R/ W( b7 `8 k( O: H1 W8 S上過學員力推課程及講師!!上過學員力推課程及講師!!
4 c& ?% i* e) N+ {【課程代碼】        04C351
【上課時間】        3/22(日)-7/19(日)，9:00~16:00，共90小時(4/5,5/3,6/21停課)
+ Q5 F( ~5 |' F4 j& t: x【課程主旨】        本課程以實作為主、以業界主流FPGA為核心，用Verilog硬體描述語言及FPGA電路合成，教導學員從基礎學習，內容將搭配上業界常用週邊介面如：七段顯示器IIC、UART，…，最終達到在FPGA中建構屬於自己系統平台為教學目的。
3 g$ O7 C, |* u2 b
教導數位系統雛型電路設計基本原則, 及操作技巧，內容將搭配VGA介面，及Xilinx提供的微處理機PicoBlaze整合自行發展之IP最終達到在FPGA中建構屬於自己Reconfigurable SOC系統平台為教學目的。
8 d* L/ @  f" I6 H
* f: I6 R2 e4 \2 L; A數位系統雛型電路SOC除錯常用技術及相關知識。包含基於模型的系統仿真平臺構建方法、PicoBlaze系統程式設計及除錯、硬體除錯利器ChipScope Pro工具介紹，並實際以Lab方式來實作PicoBlaze嵌入式平台除錯方式，藉以講解FPGA常用的除錯技巧。講解RISC CPU微處理機架構，並以以Xilinx PicoBlaze Verilog原始碼為基礎為實作範例做完整的說明。本課程詳細介紹 PicoBlaze CPU 及其系統架構，指令集之設計及修改, 加入屬於自己的指令集並整合在Reconfigurable SOC系統平台為教學目的。
: N  O& @+ P" ]! c$ T$ w, K【修課條件】        數位邏輯基本觀念
【課程大綱】        【入門】FPGA/Verilog實戰設計、基本周邊IO 電路設計班(課程代碼 04C351-1)
1. FPGA 元件及架構介紹
2. FPGA 開發工具介紹及FPGA實習板
3. FPGA 接腳及時域限制條件(Pin & Timing Constraints)及相關 設定
& ]- U# V# a4 k% [2 T: y/ b4. HDL 語言指令及程式介紹
& e* {6 |4 N' R+ B2 I% |- X/ N5. HDL Basic Concepts
% \3 e8 n1 }4 Q" A( K8 I! p6. HDL Coding for Combinatorial Logic
5 [) g, H) {3 X. m7. HDL Coding for Sequential Logic
5 U0 V# y* V9 E5 z4 M3 J8. Test Bench
9. FPGA IO控制
10. FPGA基本輸出入實習
11. FPGA七段顯示器實習
12. FPGA點矩陣LED實習
13. FPGA周邊控制與PC通訊實習
# M: T) F. I. D14. FPGA通訊介面實習
4 |, H; F6 X7 Q5 H0 T15. FPGA PWM控制實習
16. FPGA I2C介面通訊實習
) N* o& k+ J6 r2 F" N3 D0 D+ X; b17. FPGA ADC類比數位轉換器實習
18. FPGA周邊記憶體EEPROM讀寫實習

3 l3 z0 u7 y3 v" k0 D, i【進階1】數位系統雛型電路SOC實務班(課程 代碼:04C351-2)
1.三個設計基本原則，包括面積和速度的平衡互換原則，硬體可實 現原則和同步設計原則
2.三個個常用操作技巧，包括Ping-pong Buffer，串並轉換操作和 Pipeline流水線操作等 技巧
3.三個常用IP模組使用，包括片上的記憶體（SRAM、FIFO、ROM）， 時脈管理(DCM)和串列 收發器（SERDES）等
4.VGA 控制器I：基本原理、VGA 同步原理、圖像物件產生
5.VGA 控制器II：字元產生VGA 字元物件結合
% o2 k& V9 v5 o2 Q: V, B6.PicoBlaze RISC I 硬體架構：CPU內部結構、研發流程、堆疊 RISC CPU同步狀態機原 理、結構和設計
1 L% ?* ~, M' |& }8 l8 o/ ]# l7.CORE Generator System及 HDL Design with IP Core Flow
; i; D9 u( G. M2 b( r* M0 r★LAB：產生ROM、RAM、DCM 等IP
★LAB：UART IP結構和設計
★LAB：I2C IP結構和設計
) |  M4 _: I" A- E7 L$ [
) l, t2 S1 e: L) n  [  d" {【進階2】數位系統雛型電路SOC除錯、驗證與 內核設計實務班(課程 代碼:04C351-3)
, E; `+ p4 O/ P1.週邊界面及系統晶片整合架構介紹
3 n. t5 s4 `! D# V2.基於模型的系統仿真平臺構建方法(Lab)
3.PicoBlaze RISC II 指令集：CPU指令集、組合語言、PicoBlaze 組譯器的用法與組譯器 指令
' W3 z6 @5 w7 }- a. h: m5 n4.PicoBlaze RISC III 整合發展環境(IDE)：組合語言發展， PicoBlaze IDE 介紹, JTAG port Download 除錯
5.ChipScope Pro工具介紹Core Generator產生ILA、ICON core、 ChipScope Pro Analyzer 的使用，實際用於此SoC系統Wavefrom產生及Debug

【上課時數】        90 小時
: [7 A  T9 c' u【上課地點】        新竹市光復路二段101號研發大樓
【主辦單位】         財團法人自強工業科學基金會

【諮詢專線】        03-5735521 ext 3221 林小姐 wplin@tcfst.org.tw
* F2 L, P$ }0 L

陳雅文

  數位系統雛形與進階FPGA設計實務班【入門+進階1+進階2】   
★贈送Xilinx Spartan6 FPGA開發板(價值8,000)
3 x9 F8 c& ~8 K, Q& z上過學員力推課程及講師!!上過學員力推課程及講師!!
5 c* S* h: }6 y  u% v' \3 W5 }【課程代碼】        04C351
* m2 g& v8 I7 ?" ^' k【上課時間】        3/22(日)-7/19(日)，9:00~16:00，共90小時(4/5,5/3,6/21停課)
" f$ _; x4 s* W1 X- |0 P【課程主旨】        本課程以實作為主、以業界主流FPGA為核心，用Verilog硬體描述語言及FPGA電路合成，教導學員從基礎學習，內容將搭配上業界常用週邊介面如：七段顯示器IIC、UART，…，最終達到在FPGA中建構屬於自己系統平台為教學目的。

jlian168

請問:學費總共多少錢???????????????????????

fgg633

高雄叫 小 姐+賴sex598,高雄外 送 茶,外 約正 妹,好 茶推薦,高 檔 茶

fgg633