自強課程－－數位系統雛形與進階FPGA設計實務班送板子

陳雅文

【課程名稱】         數位系統雛形與進階FPGA設計實務班【入門+進階1+進階2】   
* I) l" {1 W0 ^: C5 x4 Z/ ^  S★贈送Xilinx Spartan6 FPGA開發板(價值8,000)
. G' A) {9 j( M# r* s+ }2 K. l0 Y) X上過學員力推課程及講師!!上過學員力推課程及講師!!
【課程代碼】        04C351
0 Q) D  J/ a$ C1 {# b+ t5 \# v1 s【上課時間】        3/22(日)-7/19(日)，9:00~16:00，共90小時(4/5,5/3,6/21停課)
【課程主旨】        本課程以實作為主、以業界主流FPGA為核心，用Verilog硬體描述語言及FPGA電路合成，教導學員從基礎學習，內容將搭配上業界常用週邊介面如：七段顯示器IIC、UART，…，最終達到在FPGA中建構屬於自己系統平台為教學目的。

教導數位系統雛型電路設計基本原則, 及操作技巧，內容將搭配VGA介面，及Xilinx提供的微處理機PicoBlaze整合自行發展之IP最終達到在FPGA中建構屬於自己Reconfigurable SOC系統平台為教學目的。

, h* q# J/ \! g數位系統雛型電路SOC除錯常用技術及相關知識。包含基於模型的系統仿真平臺構建方法、PicoBlaze系統程式設計及除錯、硬體除錯利器ChipScope Pro工具介紹，並實際以Lab方式來實作PicoBlaze嵌入式平台除錯方式，藉以講解FPGA常用的除錯技巧。講解RISC CPU微處理機架構，並以以Xilinx PicoBlaze Verilog原始碼為基礎為實作範例做完整的說明。本課程詳細介紹 PicoBlaze CPU 及其系統架構，指令集之設計及修改, 加入屬於自己的指令集並整合在Reconfigurable SOC系統平台為教學目的。
【修課條件】        數位邏輯基本觀念
, Q3 _0 l4 `3 A+ {【課程大綱】        【入門】FPGA/Verilog實戰設計、基本周邊IO 電路設計班(課程代碼 04C351-1)
/ \8 p" ~) i/ y  R1. FPGA 元件及架構介紹
/ |" k. L0 J3 d8 R( R2. FPGA 開發工具介紹及FPGA實習板
7 W. U0 a, \; Z+ s2 C8 p3. FPGA 接腳及時域限制條件(Pin & Timing Constraints)及相關 設定
: G- K, l2 C$ o  q/ b, G0 {4. HDL 語言指令及程式介紹
5. HDL Basic Concepts
6. HDL Coding for Combinatorial Logic
. |7 d$ S# q" A6 \/ Y0 E* p7. HDL Coding for Sequential Logic
8. Test Bench
9. FPGA IO控制
! g6 A( x% g2 R$ w! i10. FPGA基本輸出入實習
11. FPGA七段顯示器實習
12. FPGA點矩陣LED實習
! A% o( j& m& h% |2 m, |13. FPGA周邊控制與PC通訊實習
# u' U( i, y7 s  [; ]14. FPGA通訊介面實習
; q8 n: T' G% c, L15. FPGA PWM控制實習
16. FPGA I2C介面通訊實習
17. FPGA ADC類比數位轉換器實習
5 v  S# K+ Z' K3 L! B/ t8 d18. FPGA周邊記憶體EEPROM讀寫實習
) `: M+ |7 T/ o$ x7 y3 v3 n3 D& ]
0 T% z+ r7 c9 Z7 I5 V% N! M; N% Q9 J【進階1】數位系統雛型電路SOC實務班(課程 代碼:04C351-2)
1.三個設計基本原則，包括面積和速度的平衡互換原則，硬體可實 現原則和同步設計原則
2.三個個常用操作技巧，包括Ping-pong Buffer，串並轉換操作和 Pipeline流水線操作等 技巧
3.三個常用IP模組使用，包括片上的記憶體（SRAM、FIFO、ROM）， 時脈管理(DCM)和串列 收發器（SERDES）等
+ ]  D* N% Y7 A% W6 g4 K( U4.VGA 控制器I：基本原理、VGA 同步原理、圖像物件產生
5.VGA 控制器II：字元產生VGA 字元物件結合
6.PicoBlaze RISC I 硬體架構：CPU內部結構、研發流程、堆疊 RISC CPU同步狀態機原 理、結構和設計
( v% \  H4 {1 }, ?7.CORE Generator System及 HDL Design with IP Core Flow
★LAB：產生ROM、RAM、DCM 等IP
★LAB：UART IP結構和設計
★LAB：I2C IP結構和設計

8 [- N! V$ J6 I( Q. M【進階2】數位系統雛型電路SOC除錯、驗證與 內核設計實務班(課程 代碼:04C351-3)
) m/ U$ ~# W+ E$ s. O  V1 w- \1.週邊界面及系統晶片整合架構介紹
2.基於模型的系統仿真平臺構建方法(Lab)
2 J9 ^3 Q8 h- P2 l/ ^" C$ j3.PicoBlaze RISC II 指令集：CPU指令集、組合語言、PicoBlaze 組譯器的用法與組譯器 指令
4.PicoBlaze RISC III 整合發展環境(IDE)：組合語言發展， PicoBlaze IDE 介紹, JTAG port Download 除錯
5.ChipScope Pro工具介紹Core Generator產生ILA、ICON core、 ChipScope Pro Analyzer 的使用，實際用於此SoC系統Wavefrom產生及Debug
, Z9 M5 p9 N5 i5 `6 d9 I: r) M
【上課時數】        90 小時
) i* r/ v) D* [【上課地點】        新竹市光復路二段101號研發大樓
【主辦單位】         財團法人自強工業科學基金會
- c! V( d) ^: B
% ^: J  e- ^1 k8 x. T" h  V【諮詢專線】        03-5735521 ext 3221 林小姐 wplin@tcfst.org.tw
0 t- p+ U) L! I- A# p2 N

陳雅文

  數位系統雛形與進階FPGA設計實務班【入門+進階1+進階2】   
★贈送Xilinx Spartan6 FPGA開發板(價值8,000)
上過學員力推課程及講師!!上過學員力推課程及講師!!
【課程代碼】        04C351
( y' u$ a7 {* _) y【上課時間】        3/22(日)-7/19(日)，9:00~16:00，共90小時(4/5,5/3,6/21停課)
【課程主旨】        本課程以實作為主、以業界主流FPGA為核心，用Verilog硬體描述語言及FPGA電路合成，教導學員從基礎學習，內容將搭配上業界常用週邊介面如：七段顯示器IIC、UART，…，最終達到在FPGA中建構屬於自己系統平台為教學目的。