|
Dear all,
* {. H" s, S; h' S6 g小弟日前看到一篇 Intel 所作的current DAC
% h# }) T- B2 f- {' t: G$ V) ~. B! E2 e# P
有許多地方看的不是很懂,上來尋求各位大神
: l% V9 j& v* t4 v, {- Q8 {) r, ?4 [1 O3 T
問題如下,
& g7 d+ K! J Z# J" y$ c$ i+ M" _; k' {2 Y; F2 R
1. class-B current DAC 中的class-B是指正負半波分別使用 P/N current DAC 所驅動嗎?(類似一般class-B放大器的意思)還是另有class-B current DAC 的架構意思?
' E- C& H1 R" I9 ~
1 U* q* J: s1 S8 i2. 據我所知,一般使用 Redundancy with <2 radix 的技術是放在SAR ADC 使用,目的是為了校正SARADC 內部 DAC 靜態錯誤,與一些容忍範圍的轉換錯誤. 但如何使用再純 current DAC ?( ]6 X7 ~. _8 T' D- l3 z
- t j( b4 X& d! J4 o% b; t
3.如附件上,paper上 Intel 有畫出DAC 的 Simplified schematic, 其中他所是用的 current cell 的大小為 4 , 7 , 13 ....... 1479 2947 的排列組合. 研究了一個禮拜還是不懂 如何使用 Redundancy with <2 radix 這些 組合,上來求助大神
' |' j. `& |$ v
3 u) t* \9 l9 @5 I3 e& m4.如附件上, 一開始他使用 12 bit 的資料輸出 經過 DECODER 分為 兩入 11 bit 資料 到這我還能理解, 精彩的地方來了!!!經過 buff 之後送到 current DAC cell 時 又變成了12 bit , 注意一看 DP0~DP11 ......
# ~: n+ j; i$ L4 `/ o; J4 T' s. p8 @* ]6 x: c. ]5 q+ x0 M
小弟我才疏學淺,麻煩各位大神多多指點
8 f. U" b0 z$ |0 K$ J1 w% a! c- Q1 |% b* s5 R+ X4 f7 v
感謝 感謝: p9 b; p) I2 F$ u+ {* Q
$ e5 p: p4 ^# ^2 X& w. v4 qAllen.( @5 C; `4 _( u( Q8 T
# }; Q; w0 t) z, l! c, \! P
; M2 ^, d: n3 S) Y& Q0 M6 {' t) H5 U& _3 T5 Q; t- \0 g' V
5 X, i3 ]3 Y) u
|
本帖子中包含更多資源
您需要 登錄 才可以下載或查看,沒有帳號?申請會員
x
|