tsmc 0.18 BCD process 認不到 w/o salicide電阻

weilun_1016

. }  K! i; l2 G0 l. E% Q4 z
* c* }8 G3 O' @0 X/ i$ G各位前輩好

3 y! U3 I% [4 O& a: R/ A; j3 T小弟最近在畫layout碰到一個問題，遲遲無法解決，因此想上來詢問各位前輩的意見
! N. v0 X: d! Y* X
小弟用的製程是 TSMC 0.18UM CMOS HV MIXED SIGNAL BASED BCD GEN2 SALICIDE
. o0 r* z* j7 r2 P
+ _: x' I0 i7 Y( f4 ~3 L在畫layout時有使用到 P+ Poly resistor w/o Silicide的電阻，而且都是直接用tsmc他們的PCELL
  I5 |, W/ }+ w7 N5 }
3 h8 A7 b9 ~& I0 f; Y但跑LVS時，layout轉出來的netlist檔卻沒有這個電阻，所以一直有missing instance的情況
& I. E2 G! |- S1 L3 E4 P

0 d1 Y" ]' f# _2 H: U# m以下有幾點我有先確認過，因此才推測是不是layout認不到w/o Silicide類型的電阻:

1.用w/o Silicide的電阻時，跑LVS時，layout端會有missing instance的情況；一旦改成w/i Silicide的電阻時，LVS即可通過→排除接線問題

* `, A: P7 W1 z2.在layout中將所有PCELL內所有w/o Silicide的電阻叫出來，跑LVS時，layout端都不會有Unmatched的元件

我也有去看LVS Rule的檔案，知道這兩種電阻只差在有沒有RPO Layer (Non-salicide OD Area Definition)，也確認PCELL內都包含了應該有的Layer

6 r$ W$ m- Z4 P. e- B; c# P5 l

若是自己按照LVS Rule定義的layer去畫電阻，就會變成在還沒覆蓋RPO Layer時，layout認的到它是w/i Silicide的電阻[PS]，

一旦在原有w/i Silicide的電阻覆蓋RPO Layer，就missing instance了。

請各位有經驗的前輩能提點一下小弟，要怎麼解決這個問題，已經被困了好幾天了