tsmc 0.18 BCD process 認不到 w/o salicide電阻

weilun_1016

9 N8 r( l. X& B+ e* P5 i
各位前輩好

小弟最近在畫layout碰到一個問題，遲遲無法解決，因此想上來詢問各位前輩的意見

小弟用的製程是 TSMC 0.18UM CMOS HV MIXED SIGNAL BASED BCD GEN2 SALICIDE

在畫layout時有使用到 P+ Poly resistor w/o Silicide的電阻，而且都是直接用tsmc他們的PCELL
- x0 x+ F2 Z' I# t4 o+ X# S5 w; Y  C
% p# t, o0 o' O+ A: S但跑LVS時，layout轉出來的netlist檔卻沒有這個電阻，所以一直有missing instance的情況
0 j' J2 Z) a8 g5 x

以下有幾點我有先確認過，因此才推測是不是layout認不到w/o Silicide類型的電阻:
4 x9 D1 B  W  I9 y' G
4 f3 Q# ~& L5 r+ @* M4 T1.用w/o Silicide的電阻時，跑LVS時，layout端會有missing instance的情況；一旦改成w/i Silicide的電阻時，LVS即可通過→排除接線問題

2.在layout中將所有PCELL內所有w/o Silicide的電阻叫出來，跑LVS時，layout端都不會有Unmatched的元件

我也有去看LVS Rule的檔案，知道這兩種電阻只差在有沒有RPO Layer (Non-salicide OD Area Definition)，也確認PCELL內都包含了應該有的Layer
8 r/ v9 j2 x! F4 }
9 s5 \# K4 f/ w4 m$ v5 b0 [3 w
7 y% q) Z, t+ u2 u2 C) T# f
若是自己按照LVS Rule定義的layer去畫電阻，就會變成在還沒覆蓋RPO Layer時，layout認的到它是w/i Silicide的電阻[PS]，
  [- o; Z1 n+ M, l2 Q- ^$ s
一旦在原有w/i Silicide的電阻覆蓋RPO Layer，就missing instance了。

請各位有經驗的前輩能提點一下小弟，要怎麼解決這個問題，已經被困了好幾天了
( }1 k0 _$ Q0 J) r" q