|
我也是碰到這類SPI的問題~# a! | C/ R6 I- [: P4 a# D
5 i5 I% K( |5 t1 @; G
架構: CPU ---A/D bus---> CPLD ---SPI---> SLIC(FXS IC)
1 { g* t* G. r" U) w- pFW不願再傳輸時透過A/D bus製造SPI_CLK* z6 r7 D4 O% X
(以便Data in與out使用,就是設SPI_CLK & SPI_Din在同一個REG,如REG1(4), REG1(5)..)& A9 i5 c) D& d
4 ^7 u6 l# s* `7 `) D) x問題來了~ FW只想放一個8 bits的Data, 叫我試著轉成Serial進去SLIC (OMG~~)
% c3 a# L7 y; O
- @: O, ^2 ~7 [/ E1.以前是FW產生CLK,我知道IC的SPI一個週期是122ns (8.196.......MHz)& N8 V( H, ~9 m( f- i9 s2 J. v
此頻率如何產生??& D2 m2 f5 s! h& K$ p3 ~
, |! j4 N" B5 X
2.可以提供SPI 相關的程式碼嗎? (原PO的"VHDL"連結被管理者管制,我看不到~~) |
|