Low-Power Low-Voltage Sigma-Delta Modulators in Nanometer CMOS

cnasic

Contents
List of Tables
List of Figures
Symbols and Abbreviations
/ d3 C' J' ^: v; l( kPhysical
6 n- C5 h/ ]* ~0 M, W1 Introduction 1
1 I$ p; n* p, l. P7 r5 O1.1 Motivation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1
1.2 Outline of the Work . . . . . . . . . . . . . . . . . . . . . . . . . . . 2
2 ADCs in Nanometer CMOS Technologies 3
! L9 R+ \0 m. M$ F  f) A2.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3
2.2 Scaling-Down of CMOS Technologies . . . . . . . . . . . . . . . . . 3
; C8 [- b3 D, k0 `( N2.2.1 Driving Force of the CMOS Scaling-Down . . . . . . . . . . 4
$ ^3 i5 G0 j5 [  N: v2.2.2 Moving into Nanometer CMOS Technologies . . . . . . . . . 5
7 g( D. [+ w- ^- i4 {# [) U2.3 Impact of Moving into Nanometer CMOS to Analog Circuits . . . . . 6
2.3.1 Decreased Supply Voltage . . . . . . . . . . . . . . . . . . . 6
' J, s- n% k, f2 @" \! V2 a2.3.2 Impact on Transistor Intrinsic Gain . . . . . . . . . . . . . . 7
+ i( @8 F* M! Y# s2.3.3 Impact on Device Matching . . . . . . . . . . . . . . . . . . 9
( Y3 Y3 J& L' u* d# \9 @2.3.4 Impact on Device Noise . . . . . . . . . . . . . . . . . . . . 10
% V3 U6 n$ k& q, ?1 W/ \2.4 ADCs in Nanometer CMOS . . . . . . . . . . . . . . . . . . . . . . 11
2.4.1 Decreased Signal Swing . . . . . . . . . . . . . . . . . . . . 13
) q8 W$ ^8 B/ ]0 Z' ^' j) e( `" O5 M2.4.2 Degraded Transistor Characteristics . . . . . . . . . . . . . . 13
2.4.3 Distortion . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14
vii
2.4.4 Switch Driving . . . . . . . . . . . . . . . . . . . . . . . . . 14
2.4.5 Improved Device Matching . . . . . . . . . . . . . . . . . . . 17
$ d# ]% O" P0 D# @" H3 Nxi
* ^+ t. D6 e" s; Rxiii
; B7 n1 t2 W' L. q7 Xxxi
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . xxi
Definitions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . xxi
CONTENTS
. d% N- h3 X( C! e9 Z; y; _2.4.6 Digital Circuits Advantages . . . . . . . . . . . . . . . . . . 17
2.5 Conclusion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
7 {6 q8 m: R' M" w1 n$ F9 Q3 Principle of - ADC 19
3.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
3.2 Basic Analog to Digital Conversion . . . . . . . . . . . . . . . . . . 19
3.3 Oversampling and Noise Shaping . . . . . . . . . . . . . . . . . . . 24
* W% G- R; O7 P3.3.1 Oversampling . . . . . . . . . . . . . . . . . . . . . . . . . . 25
8 Y3 O$ ~1 t. D2 x  E& s) n% S3.3.2 Noise Shaping . . . . . . . . . . . . . . . . . . . . . . . . . 26
% \# n" g7 Z9 U6 C5 z/ @6 l9 `3.3.3 - Modulator . . . . . . . . . . . . . . . . . . . . . . . . 29
" H. u6 s" X1 G4 w- y# O3 u' {3.3.4 Performance Metrics for the - ADC . . . . . . . . . . . . 31
3.4 Traditional - ADC Topology . . . . . . . . . . . . . . . . . . . . 33
  B$ D$ I/ Z) L. j! p1 C) H5 h+ m3.4.1 Single-Loop Single-Bit - Modulators . . . . . . . . . . . 33
2 r2 r1 I8 c$ F9 m3.4.2 Single-Loop Multibit - Modulators . . . . . . . . . . . . 37
+ m/ r. k; k, H6 T. e3.4.3 Cascaded - Modulators . . . . . . . . . . . . . . . . . . 39
3.4.4 Performance Comparison of Traditional - Topologies . . 46
3.5 Conclusion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46
4 Low-Power Low-Voltage - ADC Design in Nanometer CMOS: Circuit
Level Approach 47
4.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47
$ w6 \( z$ E0 D/ h+ R. ^4.2 Low-Voltage Low-Power OTA Design . . . . . . . . . . . . . . . . . 48
4.2.1 Gain Enhanced Current Mirror OTA Design . . . . . . . . . . 49
4.2.2 A Test Gain-Enhanced Current Mirror OTA . . . . . . . . . . 53
8 i$ I3 I: n8 M: t2 Z4.2.3 Implementation and Measurement Results . . . . . . . . . . . 54
' m  @, Z1 E$ f4.2.4 Two-Stage OTA Design . . . . . . . . . . . . . . . . . . . . 55
4.3 Low-Voltage Low-Power - ADC Design . . . . . . . . . . . . . . 66
4.3.1 Impact of Circuit Nonidealities to - ADC Performance . . 66
+ x! I3 X& w& r5 \$ Q4.3.2 Modulator Topology Selection . . . . . . . . . . . . . . . . . 67
* H% W- ]! H5 G, v/ F; U4.3.3 OTA Topology Selection . . . . . . . . . . . . . . . . . . . . 69
) A' z# n1 _9 j/ G' }4.3.4 Transistor Biasing . . . . . . . . . . . . . . . . . . . . . . . 75
4.3.5 Scaling of Integrators . . . . . . . . . . . . . . . . . . . . . . 75
4.4 A 1-V 140-μW- Modulator in 90-nm CMOS . . . . . . . . . . . 76
( `5 B  F) h3 u1 d8 B& |, h) v4.4.1 Building Block Circuits Design . . . . . . . . . . . . . . . . 76
8 S9 K2 U# [1 h7 M2 H$ tviii
8 T: d  i9 N6 ]- g, O; Y) X% I" j4.4.2 Implementation . . . . . . . . . . . . . . . . . . . . . . . . . 80
4.4.3 Measurement Results . . . . . . . . . . . . . . . . . . . . . . 82
" O) ~9 f2 K2 \' q2 U  O4.5 Measurements on PSRR and Low-Frequency Noise Floor . . . . . . . 87
+ e9 [% @+ d& |7 J5 _4.5.1 Introduction of PSRR . . . . . . . . . . . . . . . . . . . . . . 87
4.5.2 PSRR Measurement Setup . . . . . . . . . . . . . . . . . . . 88
4.5.3 PSRR Measurement Results . . . . . . . . . . . . . . . . . . 88
+ ~0 L; I" \, k- i4.5.4 Measurement on Low-Frequency Noise Floor . . . . . . . . . 95
' [; W' N0 ~- |+ b: P4.6 Conclusion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 96
" u3 S  e+ d/ I8 o% m5 Low-Power Low-Voltage - ADC Design in Nanometer CMOS: System
CONTENTS ix
$ t/ G, k. v7 z% fCONTENTS
9 G8 e! ]  ~4 f2 i" J6 Conclusions 149
* ?3 u% L" z- W: s* LBibliography 151
$ p5 X0 o" m' \' ?Index 157

jjam

感覺是非常實用的內容
# U3 ]1 a  o6 ^/ c感謝大大的分享~~
希望能對SDM有所認識與了解

deltachen

謝謝大大的分享~知識因分享而壯大！

scan7510

看不太懂
可能還沒學過吧
/ \) o9 }1 t& g+ x; Y6 n# V現在只能單純推一下
謝大大分享