|
我對這問題的理解如下:
7 T, |: B! M. D5 M
6 W. d% t# f& M# Y/ L9 B1.
, s( ^' j! T% ~CMOS製程 我們做出來的電路 如果正常工作 電流應該是會在 substrate 基底的表面流動.....
1 d" T1 Z, D7 _& @7 {* V比方一個 反相器 如果正常工作時 不是PMOS開 NMOS關 就是NMOS開 PMOS關
7 H" V$ J% R2 f8 l如果哪天 NMOS PMOS 都開, 那這個反相器 就無法正常工作了 (已經沒有反相的效果) . |1 c0 {4 x& r# B
輸出 OUT 那一點 PMOS NMOS的電流在 Fighting. 此時 電流正是從 VDD流到 VSS去... D- E/ o0 u/ P' x) f
6 x6 J, Z2 p% h$ F# [' C
2. 我原本預期電流只會在基底的表面流動.
8 N$ [' W. _* s7 |& i3 Q 但只要LATCH-UP現象一發生 電流卻會在 基底 底下 由 VDD 流到 VSS.... (正常電流流動在1F, 此時LATCH-UP, 電流是在B2或B3跑)
& a( J. E& O2 g! U* ~/ l' I (這是我不想要發生的效應,只要一發生所有邏輯電路都不能正常工作了...)
2 b7 S7 ]7 q3 ?$ d 其他就麻煩您自己看教科書 SCR電路 等效於 CMOS 剖面圖的 相關說明, Latch-up是個不可逆的效應 只要發生 Chip就會死得不明不白...
7 T4 C: ]$ i1 N% S9 m 教科書上通常會寫 降低Rwell電阻或是降低寄生BJT Beta去壓制 Latch-up效應, . z4 _: k3 b. x! T& g0 Q- ]& ^
Layout上常見的作法就是每隔一段距離就要打 contact上去
* F* T) ^( f u5 o! E 主旨就是在降低 Rwell電阻.
: L( l9 z* ^# V& K' e3 Z 不然就是要圍 Guard ring或 Double guard ring, 其中一個功用是 讓 SCR等效電路不要出現,自然就不會有 Latch-up的危險.$ [7 F6 z" v/ i: T. ~5 z
1 H# E- k I; k8 Y" I# t
如果這些內容有什麼遺漏或有誤的地方,也歡迎大家多補充.) ] `1 h# Y) E7 R! V
, J# y- Y" D& M
[ 本帖最後由 yhchang 於 2008-3-20 08:37 AM 編輯 ] |
|