MEMORY COMPILER

eel

有人用过memory compiler吗?我想请问一下,我用memory compiler 生成的veriolg代码在用DC综合的时候都会报错.提示说有语法错误
$ g# L8 s+ H0 H! E0 ?( ]4 {
( m2 B/ W, i0 ~$ ?0 s* ]照理说应该不会有问题的啊.
有人做过吗?给点指导吧

eel

可是我看附件中的那个文档.它的综合的阶段是产生:lib和vclef文件,然后我要如何得到最后的版图呢?
! D: _2 u, L# [2 p/ y
我本来的理解是,用dc,在setup的时候,把由memory compiler 产生的lib->db,然后再把这几个db文件加到link library里面,

; }7 G2 s, r& R/ b% H然后再read_verilog ram.v 进行综合?
+ h4 p, q; [4 Y5 y* T
实际上的做法不是这样的吗?

eel

版主你指的hardcore是由memory compiler产生的吗  还是指由foundry提供的.
. k' l. s* h6 @! }6 b: _在我的理解当中,memory compiler是可以综合出版图的啊

eel

那如果ram.v 只是用于simulation的话,那用memory compiler的一般过程是如何呢>?

eel

因为我看那个说明书,有产生lib文件,然后在design compiler 中转换成db文件, 用作target library,那么应该还有一个是代码吧,我本来理解是ram.v

一般DC所需要的文件:
1 HDL  code
2 db file
' s/ y! L0 b7 T! @现在就是有了从lib文件转换过来的DB文件,那CODE文件要从哪里来?

eel

我明白了!  谢谢各位
3Q~