Latch-up for Bipolar CMOS DMOS 5V/40V

redkerri

各位大大：
5 [* I7 u0 u/ _6 E
& v$ R% ^: p* y: Y小妹我現在遇到Latch-up問題，fail情況都是直接燒毀，製程是BCD 5V/40V
請問我該如何作FA分析去解決這個問題？
9 s3 E# P9 q" r- H4 e& h$ G$ q
* I" h- h! h, w3 J. @) T現在正在焦頭爛耳中，不知道方向在哪？
希望各位大大能給點方向或意見可以提供小妹，謝謝！

kokokiki

請問有長epi嗎?lacth-up有許多原因....

tcsungeric

請問是哪家foundry的BCD製程?是哪個generation node process? 0.5um? 0.6um?...

阿光

1. 先 review layout
2. 如果無法從 layout 看出，做亮點分析，妳的例子是直接燒毀，所以已經知道大電流路徑
  D6 X' s- L8 S1 d& C4 c+ V( }$ W3. 就燒毀位置附近 layout 畫出可能之 latch-up 等效電路，看是哪邊寄生電阻過大，過大部分就接多一點 contact，或者寄生的 n,p type BJT 拉遠一點即可
以上是個人的小小經驗....

redkerri

To Kokokiki:
9 ^2 M% }! \1 B' q3 c' l2 T4 a9 g' Xnon-epi wafer

. Z' B3 O8 O) c) k' t, NTo Tcsungeric:
0.6um process
* O( S+ V4 r9 t0 W. j# o$ E
: S5 `% I0 u5 R* f. `' D. ~6 b& \% P5 nTo 阿光：
! C6 I! C  A, y) R& P5 `: W目前都已確認過Layout，尚無找到問題

4 X/ u% r3 e& L8 O8 H) Z
; X9 I# j4 s% f我們的設計是有內含LDO circuit，針對Latch-up是不是有哪些應該要注意的點呢？

persuse

做完Hot spot找到位置, 看位置附近 Layout,Device cross section及circuit操作方式加上偏壓,
看有為寄生bipolar 被 turn on . 注意 P/N介面 0.7V 就turn on.
另外是高壓製程一般都有EPI.

redkerri

抱歉，今天與晶圓廠確認，我們的製程是有 EPI 的
: Q5 v1 e! j1 `" Q0 V
$ _5 B) s" g* y. f. m請問，高壓產品的 Latch-up 打法是否完全遵照 JEDEC-78A 的規範？
" Y6 w/ m; a4 K- t3 X* u! @Input pin 接 high 打一次，接 low 也打一次？
9 `  |$ C7 `- y3 G# E: I. @6 R或是只要參考應用電路的接法去打？

kokokiki

如果是有epi,那P-sub(or n-SUB),阻值是相對低,比較有可能的是HV-device的well之間隔離不良造成.
. U3 I0 s, F( R, W2 I2 k1 l可以在run-timing的狀況之下,用紅外線攝影(晶圓廠通常有)做高點分析,找到較hot的junction,做layout上的改善.

lin.weite

是漢磊的嗎?!
% J# X& `% n) k1 X5 ^( i( s加大Drain端到Gate的距離!!然後加大Contact Size!!
再不行就加Zener Protection!

shkao0201

在POWERMOS的GUARD RING 家厚,檢查LATCHUP 可能的路徑
* k4 e6 L0 G( v$ p有燒毀現象  就要針對該地方分析latchup發生原因.

szona44250

受益'良多

3 b. G" _- b7 t) {. c- e謝謝大大的分享!!!!