請教有關調folding_cascode 放大器的訣竅

st80069

上面是在下正在做的差動放大器，正遇到瓶頸中...冏
* h$ _% K8 g, z5 D4 T在下初入門，設計跟理論之間有極大的差距.....
在下私心的設計方法，讓M1的電流愈大，則GM愈大，M4，M5的電流愈小，則ro愈大，
所以努力調整小Vb1讓|VGS1|的值愈大，調小Vb2讓I5愈小，
* E' P! z+ P7 v1 Y9 N等到M1到了飽和與triode的極限的時候，再調小vb3至適當值
+ d2 K" C$ t, l: e, `
9 I, F; o2 T7 f3 Q. x* {  N8 z# T' u增益是有如在下所預測的上升，不過....頂多卻也才達Vout/vd = 120....
# R$ X2 z0 c. U" J7 b: ~但我的差動放大器想要作為運算放大器用，甚至要運用在regulator上，增益必然要K以上的單位吧(莫名的肯定)，
在下使用的是65nm的製程，所以VDD是1.2V，
" m2 f! b  L9 D: b而我VCM的值則是固定在0.6V，
+ y+ @1 P' M5 C# u% D9 }/ r看別人範例的OP，也都是把VCM固定在VDD的一半，所以在下也有樣學樣，但卻也不知道原因，
: v9 R$ p4 l# H! w
# ^- I& b3 ~' o5 m- q0 o7 A所以有幾個問題跟訣竅想請教各位大大，
. _' q. F( O4 G  N7 C8 L1.VCM的值真的需要固定在VDD的一半嗎??
; F0 _' V5 ?, ?# ?3 Y/ g' _
, v& @* H: N2 n/ S' j2.folding cascode的OP，大大的步驟都是什麼?先調整Vb3，在碰Vb1，再調Vb2?然後再考慮是否調寬長比?

3.寬長比初始都是先怎麼設的?例如我就會先設所有MOS的L都一樣，之後只調W不碰L....

大大可以跳脫出我的問題自立一格的回答喔~~因為可能我的問題在大大們面前是等同大學生看小學題目一樣...
希望各位有經驗的大大不吝指教(跪拜)~~

hiyato

有看到香港大學Philip K. T. Mok教授的paper裡面有出現過，
附上他的paper讓大家研究看看。

遊客，如果您要查看本帖隱藏內容請回復

st80069

PO上小弟的hspice好了
***********folding*************
.prot
* k$ G# t( J. U: q& C/ w+ V$ g.lib 'xxxxx.lib' TT
& K( K! f6 k/ q6 J.unprot
# h6 c. u4 M3 K6 s' ~! q) p.globle VDD
.param Lp=0.5um Wp1=5um Wn2=1.2um Wn3=1.2um Wp4=2um Wp=8um
8 u% H! v) M+ E***********description****************
*****************
VDD vdd gnd! 1.2V
9 K& V$ q2 o& ^5 k6 ^1 D
0 u+ e9 L* M& M) L  z- i! |- S  ZVB1 vb1 gnd! 0.74v
VB2 vb2 gnd! 0.4v
5 P! |+ b9 M; Y8 O7 n+ wVB3 vb3 gnd! 0.38v
( W1 H  o% J1 _- i
  g! `" K5 \$ }  T1 JVCM vcm gnd! dc 0.6v
8 {0 ]# q6 [  l) G$ nVD vd gnd! DC 0v AC 1v sin(0 0.5 10k)
" ?- f! d: [; T! u0 ]5 L8 o*VC vc gnd! DC 0V
EIN+ in+ vcm vd gnd! 0.5
EIN- in- vcm vd gnd! -0.5
*****************
: _1 z; M" X! u6 l$ h2 Q
  ~$ O8 E3 w; F% }3 Y/ S+ EM1 n1 vb1 vdd vdd xxxx L=Lp W=Wp
M2 n3 in+ n1 n1 xxxx L=Lp W=Wp1
M3 n2 in- n1 n1 xxxx L=Lp W=Wp1
M4 n4 n4 vdd vdd xxxx L=Lp W=Wp4
M5 nout n4 vdd vdd xxxx L=Lp W=Wp4
M6 n4 vb2 n2 gnd! xxxx L=Lp W=Wn3
M7 nout vb2 n3 gnd! xxxx L=Lp W=Wn3
M8 n2 vb3 gnd! gnd! xxxx L=Lp W=Wn2
M9 n3 vb3 gnd! gnd! xxxx L=Lp W=Wn2

8 M& _7 E4 V( J* W% o6 m9 T***********analysis*************
************output**************
0 u! U" z9 B1 G8 G4 X: [# j2 V+ M.op
.option post
# ?6 V+ E# x4 t2 J3 G5 U) M/ l.tf v(nout) vd
* ~; w2 i% Q$ u, Y# I' O9 e.end
" c* b& l. P& O$ v
      v(nout)/vd                               = -115.0583
- {- F% K( M' l. V      input resistance at             vd       =  1.000e+20
4 X" H$ d" K. H4 ]0 z8 j      output resistance at v(nout)             =    1.0725x
! @  Y) @" G- L1 P- j; U增益只有115.... 要怎麼才能升到1k以上勒??

  h  C( |! V, W# T% w& k[ 本帖最後由 st80069 於 2008-5-18 02:02 PM 編輯 ]

vince

one stage op with gain 40dB
差不多極限了

st80069

原來如此...原來是到極限了...
& l& E: Y, ^: Z9 ?# Y8 a* P因為小弟的解釋跟說明，造成指導老師誤判成後面的部分屬於LDO，
( K: e% l+ j- x) W  _: n5 Q! N( Y結果反而調不出我要的值，
小弟也跟同學討論了許久，以為會不會那張圖就是整顆OP，所以也開始試著從two-stage的方向下手


多虧有vince大大的肯定，小弟才敢放手去做
' v. A, M; m3 V- u
# T/ J$ K$ G/ z# K$ k) S不過，現在卻又遇到個難題，
電壓值該怎麼調，或者W/L該怎麼分配，
5 H; B, x8 d1 Z7 @7 u3 r7 p才能讓Mdrive的部份便成SATURATION??
  u% S5 i1 m4 A# m) f4 C( j5 J調了整整一個下午，linear就是linear，說不變就是不變....
, E7 O6 T8 ?- BM5的VDS怎麼壓就是壓不下來~~~在煩請大大指教囉~~謝謝~~

mbission

MDRIVE的VGS電壓會depend on負載所需的電流(如果負回授成立的話)
- \8 m, o4 `6 `4 _看起來你是MDRIVE的SIZE(W/L)不夠大,導致你要驅動負載時,GATE電壓會一直往下拉
你可以調看看

vince

能不能說明一下regulator的load是什麼?
4 Y! B3 O, {% K2 z因為看起來是IC內部的power
需要多少電流?
( w" J  I4 e- p# ]! B3 Gregulator 的load regulation spec是多少?
$ r) a, }. Q# K第一級OP bias電流多少?
這樣比較好提供意見　

kevin

thank you for sharing this material

st80069

謝謝mbission 大大，所以調W/L就可以改變VTH?原來vth會這樣改變的...嗯嗯，我明天去實驗室試看看。
$ \. s! C9 p1 r0 l/ r謝謝hiyato大大提供的PAPER......
8 O1 h& @& K6 v# h9 R回vince大大，
load預計是SRAM ARRAY，是作為SRAM的供應電壓用。
剩下的...恩，也不太清楚，似乎是自己設計....
7 y+ K* t+ y9 ^3 @$ R' b+ X所以...就想說先以增益為目標....

* [/ Z9 n5 _6 a6 e2 P[ 本帖最後由 st80069 於 2008-5-21 12:50 AM 編輯 ]

mdtjason

有資料可以參考嗎?
! J1 J5 w: ^7 [2 b9 \* @; D感謝大大們的分享~~~~~~~~~~~~~~`

賴永諭

output應該可以往上再疊一級PMOS load,gain 會不只40dB吧 !!
& }4 q1 B- O" p6 B8 n當然會犧牲headroom

finster

如果你是用wide range的fold-cascode OP,我覺得op的gain應會超過40db,一般我設計的fold-cascode op大概都可以到達60db以上(在ss corner)
. g; }% z7 a3 K) _' t而且,照公式推導來看,output阻抗是從輸出往上和往下看,現在你的p-load driving只有一級,而n-load driving卻有兩級,這個樣子會變成往上的阻值比往下的阻值小很多(除非你在size部份己經留意到了,而且己經調到最佳化的情況)
* X. k3 t4 S' _6 p* \; l, n不然,gain值應該會被限制住,而且是被p-load driving給限制住,如此一來,不管怎麼調,應該都會被限制住

vince

1. finster說的是對的  可是以你的應用不應該再把PMOS cascode來增加gain
   原因是kbgriver所說的  
& r  E5 B. B* P3 m% m1 q2. 以你的應用來說 你不清楚load current 是多大 甚至你的load current
3 M9 d7 g# O4 u# J' L   是會一直變的 當你的load current 太小的時候 cascode 的pmos應該會跑進linear region
   做了也是白做
3. gain大有他的好處  可是over design只是增加自己的困擾
   所以你應該是要去算一下你到底需要多少gain
% U; V5 A& _( I& y' ?! y; S4. 如果你是學生  而這個不是你論文的主要部分
   那我會建議你用更簡單的架構
   甚至把frequency compensation 改成用外掛大電容的dominate pole compensation
   除非你的很清楚你的load是什麼  你的頻寬是多少 不然你目前的compensation是有危險的
7 V- k' j0 ~5 J+ v( H5. 你的VCM就是你的Vref 不是1/2 vdd
6 p# O+ R, R9 c0 s# S6. W/L 不是三言兩語可以說完的  不過  少用最小L就不會太離譜了
$ F; Y9 J; v# e  Q% Y% Z7. 指導老師誤判  =>  你有找對老師嗎?? 找沒經驗的老師做類比電路  請保重
: t+ E5 l# M# p: H3 d% g1 [8. 今天話有點多  不好意思

squallscer

XDD
不會拉，vince大大見解非常的寶貴唷！
更謝謝finster大為我提供的建議，
$ E. |" p+ n: k: w看到各位大大為我解答，讓我求助無門的情況下感動非常了
恩，我現在就試試各位大大的方法，跟建議，
我試完後的結果再跟各位大大報告！
謝謝大大們的不吝指教....
(話說....我的專題老師....可是很強的老師....與其說造成他的誤判，還不如說他因為趕時間，而我的意見又很多，他反而覺得都有可能，只是他傾向試上面的方法...對老師真是萬分抱歉啊)

恩恩~~~對喔~~~Md處的地方，看RAZAVI後，就TWO-STAGE來說，應該再底下再接一個NMOS，給他負載，並且提供電流...
而我這部分如果以TWO STAGE的觀點來看...好像根本不會有直流偏壓的樣子....
除非如vince大大說的知道LOAD的大小跟電流經過...而小弟LOAD處，是顆sram...
小弟由此推得...後面是LDO當接OP正端回授後的產物了....哎呀呀~~~

[ 本帖最後由 squallscer 於 2008-5-22 09:42 AM 編輯 ]

st80069

咦?
) i$ \( F4 v2 |話說剛剛才發現，小弟忘了把同學的帳號登出而po文......
(昏頭)
, h( P6 S5 T- }抱歉抱歉....
, ~# Y( r9 g  `2 Xfinster大大說的....是指沒有MD和MC時的設計嗎??
% g+ X  C, R- O7 M& U恩...那應該是我的寬長比設計的問題了...
我重新再重推做一次...

[ 本帖最後由 st80069 於 2008-5-22 09:51 AM 編輯 ]

jerryyao

原帖由 hiyato 於 2008-5-20 08:35 PM 發表
, _& G! O4 M9 P3 ~: d有看到香港大學Philip K. T. Mok教授的paper裡面有出現過，
附上他的paper讓大家研究看看。
0 W, S# H( }# K7 _: u9 J8 U**** 本內容被作者隱藏 *****

2 j7 z0 z- ^$ C7 j% L& b4 cregulator領域是我的下一階段要做的目標，看別人推薦的paper比自己是找有效多了。
要錢以後再說。
( {7 [; M. q2 _5 B
4 e- p9 U. P% i' Z. E7 b[ 本帖最後由 jerryyao 於 2008-5-22 01:26 PM 編輯 ]

finster

原帖由 st80069 於 2008-5-22 09:46 AM 發表
6 _0 ~5 Y: n; {3 y# I咦?
話說剛剛才發現，小弟忘了把同學的帳號登出而po文......
(昏頭)
- g, D1 L* X# Z! k, q抱歉抱歉....
finster大大說的....是指沒有MD和MC時的設計嗎??
恩...那應該是我的寬長比設計的問題了...
: {& M- W  E% z我重新再重推做一次...

! _2 D) K9 X  @) A- X
1 ~9 B& k& R9 g% p3 p5 q3 [0 Q; h1 g& z
不了解你指的MD和MC的縮寫意思
我個人在設計fold-cascode時,其實會先設計bias電路,因為bias電路會間接(有時候是直接)決定fold-cascode的performance
因為,我以前曾遇過當我發覺到我的OP的gain己經調不上去時,我以為己經到極限了,後來在檢查我op電路各點電壓時,才驚覺原來是因為我的bias電路而限制住我op的gain,難怪我的op的gain一直上不去
3 A9 ^: a+ a! M, w7 \5 i; A自此之後,我才學到原來bias電路對op而言,也是一個很重要的設計重點,而這個bias電路,卻是很少人有花心思去看的

st80069

喔喔~~漏了感謝kgbriver的建議，因為這是專題上面的指定....
小弟才疏，怕亂修改會影響後面的設計，所以只敢乖乖仿學。
很謝謝kgbriver的寶貴意見~~~
看finster大大的解說，
發現OP的學問，還真是多....
6 A0 Y# w% o  Y/ @# R9 e- }唉...小弟新生入門，很多問題，還請各位大大們不要見怪~~~很謝謝大家~~
* {1 n( W' ~( T* K
從上面感覺起來，finster大大是先給定電壓囉，然後如果沒達到飽和，就只調W/L比?

恩.....原來如此...
  G: l# W* w* Q今天發現了一個問題.....小弟的功率真是省到了一個極點....
: g" z$ a. u( `  ^" o" E, x1 k電流總共才20u....致使M6，M7的gm小的可怕，增益因而不能提升....
! X3 u3 J4 W+ o: q9 }( L* Y也就是說，如果能維持電流情況下調升W降L把gm7上升10倍，就能達到60dB了，YA~~
結果失敗....
真是牽一髮而動全身....一調就全部變樣....SAT，LINEAR都要重新....
9 ~& ]/ J; j# X8 f3 Z, x4 Y+ ]大大們的精粹，小弟一時還真是難以上手....真是對不住啊....(慚愧)

finster

原帖由 st80069 於 2008-5-22 10:50 PM 發表
喔喔~~漏了感謝kgbriver的建議，因為這是專題上面的指定....
4 K9 g3 n4 s$ i6 }$ }小弟才疏，怕亂修改會影響後面的設計，所以只敢乖乖仿學。
1 j1 i- c1 d& q' K3 F3 D( Z很謝謝kgbriver的寶貴意見~~~
" Q- \0 M: {, E" [1 a4 u, s& z看finster大大的解說，
發現OP的學問，還真是多....
唉...小 ...

7 x. _! J$ `( J2 }3 S  x1 n2 x7 K2 R7 B
, @# v: l  [+ R8 V! t, H
我想,你有點誤會我的意思了
8 z6 p; T$ t: M4 M5 i8 h- J- v9 \在設計op時,尤其是folded-cascode op,我建議一定要把bias circuit加入一起作模擬,若是直接給一個定電壓作bias雖然也是可以,但遠遠及不上實際的bias circuit來得好,而且bias circuit所產生出來的電壓未必真的是定電壓,它也會隨著製程,電壓和溫度而有所變化,所以folded-cascode op我個人是強烈建議要加入bias circuit一起作模擬
而我前面所言,有時候bias circuit也會是限制住op的gain和phase margin的一個因素之一,因為bias circuit若設計不好,也會影響op

st80069

原帖由 finster 於 2008-5-21 02:03 PM 發表
如果你是用wide range的fold-cascode OP,我覺得op的gain應會超過40db,一般我設計的fold-cascode op大概都可以到達60db以上(在ss corner)
而且,照公式推導來看,output阻抗是從輸出往上和往下看,現在你的p-load drivi ...

9 D( y! R9 C" m2 m; ]- y: J4 F# B
$ h& Q4 ?+ M, j7 {: a  F嗯...3天來測試發現...結果，如果只有一級，那電流鏡那端的電流就必須極小，彌補不夠的電阻，不過...卻也為了彌補...結果導致gm7的值極小而必須加大w，或者固定小電流，gm7ro7(ro9||ro2)同時放大寬長....
; Z! J& _0 R, Q* [哀....然後面積就變得超大超大....