bandgap的模擬問題 (單N,PMOS組成)

st80069

因為很神奇的，製程裡(.lib檔)沒有BJT，只有NPMOS，
& U* \- O& Q# o所以，選了一篇paper裡有近似功能的bandgap。

4 \6 T1 o7 q$ l' Z
1 x0 T% B. ?4 y而我，沒有任何參考類似bandgap的資料，Rasavi裡也只畫個示意圖，
更不確定我的模擬到底對不對，只是覺得很像...


問題1：請問這樣的模擬圖算OK的嗎?  或者誤差該多少才是合理。還是，有其他更好的架構可以建議的~~~
5 N' I3 e* K& l* k5 j% {6 S問題2：他的公式是怎麼extract VthN 和 Vthp的，好神奇..
/ J* }5 s7 C$ S" _

5 \0 z  c- U) t$ M# |以下是 bandgap voltage reference 的相關討論:
bandgap無法將壓差降低  
Band-gap BJT 如果 layout 不 match
bandgap電路的loop gain模擬
9 z; p' q# o" d) t* T+ M( ?bandgap设计 仿真中的温度曲线问题！！
; _5 a$ L' Q# x# x# _; N1 l: q請問有關 bandgap 內 op的 spec ....
bandgap的模擬問題 (單N,PMOS組成)
2 V% F. D7 v& b' |* [! I5 N0 gBandgapDC扫描温度特性时,不能正常工作
; O% y+ H: }2 W9 e& }. p+ C

$ U0 Y) U& q; N  F8 [. o
[ 本帖最後由 sjhor 於 2009-3-17 06:03 PM 編輯 ]

vjc5

問題1：請問這樣的模擬圖算OK的嗎?
% {' t- S, r2 F3 e0 b  J有符合你的specification嗎? 若有 就OK
問題2：他的公式是怎麼extract VthN 和 Vthp的，好神奇
" L  g1 X% b6 r7 p% i9 }" M不懂"extract VthN 和 Vthp的". BGR通常具備正溫度與負溫度係數. 得到與溫度無關
" b0 a$ ^- x  I* I8 s而常見Vref電壓是1.2V 可參考Rasavi

st80069

嗯嗯~~~謝謝vjc5 大大~感激感激~~
喔喔喔~~抱歉，忘了提到我的Vref欲設計的壓值，對不起對不起 ><~~~
3 g5 t! d; h, |0 v這是sub-1v BGR的paper裡面發現的電路圖~~
* ^3 x6 \3 S- @* B( R8 c' w+ a, m它裡面提到說，vthn 跟 |vthp|都是成負溫度係數，而 |vthp| 的係數又為vthn大，
4 `/ z' O$ `; w8 V所以從公式裡面看到相減，而vthn又有大於1的倍數，看起來相當合理的樣子。所以就選擇它作為我的電路設計。

0 a6 N' w4 G. k0 I/ B% A1 I5 a9 b我欲設計的壓值是Vref=0.6v~~
+ v$ j# c5 J5 `# P我的specification...恩....好像沒特地提到他的規格...
我要做的專題裡，只說明，它需要一個與溫度無關的電路設計提供Vref，
所以，到處尋找有沒有像我這樣-50mv~+50mv的誤差也符合bandgap設計目的的經驗~~
& f* V+ i6 o/ m- W9 r4 x
如果....
有建議我及早放棄這個找尋新的不用BJT(不知道位啥，製程裡就是沒有BJT)
的設計也是可以~~(汗)

alab307

1. 我覺得不OK, 溫度係數太差了
     左邊產生的偏壓還比合併的溫度係數好ㄟ
2 Q% D: ]" ^4 M0 q: p" U8 @2. MP, MN的工作區域, 在論文中應該有描述, 你取的size對嗎?
) \. i% F, F; r. C    跟論文比一下溫度係數
3. CMOS製程都會有寄生的BJT, 只是你拿到的.lib內沒有

st80069

對不起對不起~~~在下眼殘...一直把公式的Vgsn看成treshgold voltage....拍謝拍謝~~~
嗯嗯~~~十萬分的對不起~~~
, C7 F- a1 q/ T( F' E, R' r: ]謝謝大大們不吝嗇花了時間回在下這篇小小的問題~~
" N7 L. N6 n5 ?+ v, B恩，這樣公式就知道如何推了~~~感謝感謝在感謝~~

回alab307 ，
對啊~~大大也發現這個第一點的問題...原來真得不行.....
4 @7 U7 G, S& M) @8 g4 g+ J我發現的這篇paper，感覺有點像bandgap的合輯，有概念，
: R" {+ i' T1 s, o0 \0 W但不會很清楚的跑出模擬或製作過程。
4 `/ Y$ u9 D& g8 q( k' [恩....看來要重做...繼續加油~~~

st80069

恩恩~~我做出來了~~
, Z+ X: w' F1 n$ q( X. D$ f這次模擬的結果，vref = 0.603V，溫度係數約20ppm XD
0 l2 \; A% _" D9 R6 x
******模擬過程******
  t. `' t% T' ^- f& ~# k5 _+ D因為我發現，就連偏壓電路也會因為溫度而改變偏壓值，
2 k" n1 J, S4 F) T' v( w! J所以，為了避免它們所帶來的影響，就連同偏壓電路也一同設計，
% ~, d( W( R: r  s0 _vgsn 與 |vgsp| 的溫度係數比還是會依循公式而能找到R1與R2的比值。
而這樣，就設計出來了....
*********************************************************
" h* S5 d5 d: I1 W2 s
不過，還是有個問題....
因為paper裡寫說需要幾乎能忽略的電流值流經R1 R2，
我想目的應該是電流是因為由溫度掌控著，而R1，R2若有電流影響，
則測vgs的溫度係數時也會因為R2，R1上的電壓值改變而不準，所以要大。
& |  F/ [1 E  y# _+ B' _
$ ]1 h1 r# o9 {% i% W8 Z+ H但是，我取的電阻兩個串聯加起來總共1500K.....這樣，會太大嗎???
我怕layout的時候，面積會....唉唉唉~~
& G: K! g. @6 X7 u3 _: u. R謝謝大大們不吝給予意見~~

semico_ljj

现在P、NMOS设计的Vbg的ppm可以设计到20一下吗？？？？？？

shinnyi

請問一下你的Mp和Mn的W/L為何呢

0 y+ g# ?, N4 @另外 R1和R2我加起來是305k而能
之前是串起來是1400k，後來發覺可以不用這麼大，約為305k 左右
$ W4 w' [& `& B% D, B# L我的vref為240m