請教:如何在TSMC.18RF下連接DUMMY電容

CHIP321

是關于MIM CAP
/ p; B& ^  i, _6 G' v% T+ V依據design Rule,如果需要better matching and process behavior uniformity,可以在MIM電容四週做一層環狀DUMMY CTM層和Dummy Metal,但是同時要求這個dmmy ctm 層上不允許做 VIA(top),也不允許在下面做VIA(top-1),那么是不是意味DUMMY CTM隻能Floating了呢?

還有,做CTM ,或者Metal(bottom)的dummy是否有傚果呢,ctm層不太暸解,但是,電容下層金屬也需要做dummy嗎?如果我隻是做了CTM的dummy,那這個Dummy CTM應該接什么電位?感覺Floating總是不太好.

另外想請教下,若果是普通的DUMMY cap,它的兩個電極應該怎么接,接到GND,還是VDD,或者直接讓他Floating了,還是兩個電極用金屬連接在一起而后接到所使用CAP的隨意一個端上?

yingzi07482

MIM电容做dummy，主要是考虑做用来形成的电容的层都是最后通过刻蚀来完成的，为了避免刻蚀上出现误差，所以需要做dummy，类似的像poly也是刻蚀形成的，所以在做差分对输入管的时候最好在对管的两边都加上poly dummy，poly dummy的宽度可以和对管的L不同，通常在比较靠近边缘的地方，刻蚀的时候速度会比较快，如果外面加上dummy的话，刻蚀速度快的是在刻蚀dummy，而不是实际我们需要的device
个人看法
6 s- Y  _! X! _" G" q; f有错误望指正

CHIP321

補充下,CAP結搆類似"回"字型,而我擔心的是,增加這樣的一個CTM Dummy層,可能CTM做的更精確了,但是會不會引入cap ctm 和 dummy CTM之間的寄生關繫而導緻CAP的值反而不精確了.也就是說,可能Match的更好,但是容值确發生了變化?