|
ISE初階課程2 q' k: y; h; }) T* `- F
Contents: $ u8 r; [; J6 M# K" b/ n% a4 N
ISE design flow,
% U$ R+ w# \$ T. r2 k2 ?" Ldesign constrain, % _" f* k* m8 j' k6 c2 S1 N5 Z% N
RTL / schematic design,
) t' F) W) v- N. Y1 k/ c+ y% nFSM design and optimization, 0 Z- M* v: l$ a& Z: C7 ?
pin assignment.
0 U1 }* b, n1 I4 \: w1 c4 c- Q- u7 t4 g8 {# F5 @% _; _; B! l9 M
ISE入門介紹,由RTL code 或schematic開始一個新的ISE project,了解目前最新版本ISE
; e# F/ I, ?' e6 c7 ^+ W10.1的新功能,協助掌握ISE流程每個步驟是作什麼,並了解相關細節,指定FPGA腳位,到最後
( k" y a2 t3 U( r: M實際在FPGA硬體驗證。透過ISE圖形介面操作設計有限狀態機(FSM, finite state machine)" v+ J9 c: ^% O* d
,設定ISE運算處理策略等。9 ^+ X" z) H, n; |) i% z
6 J$ q: r3 A0 hISE進階課程$ Y2 i5 P: F) V5 z3 ~' M0 Y
Contents: ' S- r2 ^! {5 w( W1 w0 ~4 Y
timing constrain and reports,
* ~* c/ `$ I# K$ W Q. \FPGA editor, 5 w1 d" r& R8 V: ]9 j( b( e
NGC / EDIF project! a7 Z4 q4 h& ~& A/ J
( V4 P3 v1 l0 K& t9 |
ISE進階介紹,了解timing constrain設定及如何讀取相關report得到必要0 T0 M) I- c' ?- N& t/ `
的訊息,讓我們可以增進設計的可靠度及效能。介紹ISE內FPGA editor軟體。
; p# I" y `( K& d4 u
6 [4 O( x( d$ ]7 o6 ]5 s9 J( G! T% ]6 K& P( v0 k' {6 ~+ W( l
. ?8 F! C9 E* K' `" z. N: K# v
預計八月底台北開課(交通捷運便捷)
7 q2 ?# R' C1 n; V' G3 z: z: P$ _( m5 s( s
若有意願報名者$ U- V+ H7 t! A" t0 u7 Z5 e- j
! h' j) ^- w5 Y. W; U
可來信洽詢~( ]2 ~; e3 q; S0 `* p
flower18kimo@yahoo.com.tw |
|