|
ISE初階課程4 ]4 j& `; v% s7 A- {
Contents: $ e$ J* D% N6 M" h
ISE design flow, . ^: \' n1 y& s9 k
design constrain, 6 ~2 a/ Y( c( J
RTL / schematic design,
% {2 U5 |9 B& g( @1 eFSM design and optimization,
. P: M- k$ B; P- gpin assignment. * o& p. u6 M. [9 q
( \9 I% a7 c2 _1 F
ISE入門介紹,由RTL code 或schematic開始一個新的ISE project,了解目前最新版本ISE
0 R7 {+ Y- g+ {5 J9 z- {10.1的新功能,協助掌握ISE流程每個步驟是作什麼,並了解相關細節,指定FPGA腳位,到最後
. ]0 p5 u4 E/ o實際在FPGA硬體驗證。透過ISE圖形介面操作設計有限狀態機(FSM, finite state machine)4 Q* l' w y+ W1 H
,設定ISE運算處理策略等。5 i) k3 S* B% `+ G
$ F: m: t' R+ p
ISE進階課程* t/ @4 b( m1 W4 d0 {5 a4 }8 v
Contents:
3 [- c( w6 Z) [" X/ Ptiming constrain and reports, : P, }7 E, G6 l) [( w
FPGA editor,
3 r: t) l5 J, x1 `' xNGC / EDIF project7 g8 S, l# o9 c% p3 T0 S7 I& c
5 _8 L: ?& W1 x8 L* q7 d" X$ k: MISE進階介紹,了解timing constrain設定及如何讀取相關report得到必要
9 B" a _3 y$ q3 k8 D2 ]的訊息,讓我們可以增進設計的可靠度及效能。介紹ISE內FPGA editor軟體。
+ ?6 o( H8 n2 Z( ^! K o- X! f2 h5 Q8 Z: ?
$ b- E( i+ n& r4 N$ K% ?
; M' ~3 Q- N: b' Y4 B2 A& S* U7 I j
預計八月底台北開課(交通捷運便捷)- ]5 }2 A; _+ C1 q5 A7 [, j
" P9 H( c0 O7 @1 P若有意願報名者 Z7 C, U! p, A3 M6 y5 u
* ?; \: j+ X3 V9 N/ w. R! N. u- U
可來信洽詢~
9 }, `6 [. r- d5 p$ s/ J/ Qflower18kimo@yahoo.com.tw |
|