|
ISE初階課程' Y2 k) i4 g# K; X
Contents:
# Z% h# F4 J/ q0 m9 x1 `, AISE design flow,
7 J& D9 W/ e+ @+ J8 P0 ~7 x+ Xdesign constrain, 2 {2 Z1 v" Z/ V$ m7 @
RTL / schematic design, 5 U/ Q; P# p# t/ O8 |3 \
FSM design and optimization,
4 {2 X/ m" b: i8 xpin assignment.
$ Y' n! ~. g. g. Y( }6 j2 H# P9 J& E# i" I1 L9 q
ISE入門介紹,由RTL code 或schematic開始一個新的ISE project,了解目前最新版本ISE V& p! B1 @+ C5 }
10.1的新功能,協助掌握ISE流程每個步驟是作什麼,並了解相關細節,指定FPGA腳位,到最後
: L2 o) {7 M: [& f0 O實際在FPGA硬體驗證。透過ISE圖形介面操作設計有限狀態機(FSM, finite state machine)
. T& Q3 C+ k- w7 N6 \! z' A5 E,設定ISE運算處理策略等。
6 h2 @2 ~/ k5 X# t7 R3 c" l
, S- Y% _; j5 {" SISE進階課程6 x. l* z7 h$ U" [# _3 x
Contents: 2 c# _6 U) g+ y9 ^
timing constrain and reports, 6 e1 ^# S' v8 Z
FPGA editor, 0 G, _7 F* I9 L; b' Y
NGC / EDIF project1 |+ j; C, b& e- b/ S9 `& K$ r6 r
# h! w6 E$ |* k h; g6 {' z6 kISE進階介紹,了解timing constrain設定及如何讀取相關report得到必要1 c- o, m5 c6 P1 w' ~+ ?' h. N
的訊息,讓我們可以增進設計的可靠度及效能。介紹ISE內FPGA editor軟體。8 d( O! P0 A+ Q4 a! O, U; Y# `6 K
* s/ W: p. o5 N' I
! j/ q1 ~9 v, o- m B, I N
$ Y* @! O" g1 ~0 Z" s# Y( ]; v9 ^, F9 v
預計八月底台北開課(交通捷運便捷)
4 p' \7 ]2 s# t% ?, d Q p* v+ s2 c2 r C# e) X+ F: ^ M3 a
若有意願報名者+ q) h, r* w& z; R+ U8 d
/ Z2 y9 K4 c/ F% s/ F- ]3 j; _可來信洽詢~
0 @. D7 N# n8 W2 \flower18kimo@yahoo.com.tw |
|