|
3Chipcoin
对于一个降压dc-dc,正常工作模式为WM,但当输入电源电压从较高值逐渐减小到接近甚至低于输出电压值时,占空比需要达到100%,也就是进入LDO模式,以最大化其驱动能力。请问如何实现这一点?请前辈不吝赐教。
& Q- Q' b l/ r. G5 P
5 T) @) K( O% e8 ], n9 x, v
% Z, r X! [3 L$ x- b' Q; B& g' N3 E, q4 v8 J3 s
以下是 LDO 的相關討論: t( [: M! j0 S8 ?1 n: n7 h
Low Drop-Out Voltage Regulators
3 }# `( o- ^! D$ Z. Q! p$ ?Rincon-Mora 《Analog IC Design with LDOs》
4 e( N4 k8 g; c/ C! w% D* _3 aPMOS Low_Dropout Voltage Regulator Introduction ) ]# M, _4 O( j; P: V
LCD Driver 設計術語簡介[Chip123月刊資料]2 S7 v" | ]) k q
The evolution of voltage regulators with focus on LDO[NS講義]( i# ~9 ~$ ^1 M6 z7 Y1 q
Design of High-Performance Voltage Regulators$ b! @! Y# E7 b, m: o
?教有?LDO的?? U, E, F' a8 I
LDO DC-DC分壓電阻的疑問(等比例的差異!?)" g, O2 P& ~, Z* f1 |
LDO??
% N6 q# Q# A4 D- [. o高?LDO ????!4 ?/ }! J: P2 D! d
% g5 u; X2 o7 Z; q) D" c: }
' X. h( `- y5 i
[ 本帖最後由 sjhor 於 2009-5-15 06:52 PM 編輯 ] |
|