buck设计中如何实现LDO模式？

szpz

对于一个降压dc-dc，正常工作模式为WM，但当输入电源电压从较高值逐渐减小到接近甚至低于输出电压值时，占空比需要达到100％，也就是进入LDO模式，以最大化其驱动能力。请问如何实现这一点？请前辈不吝赐教。
5 E$ p, q: Q! T" Y! U
+ F) C  z' I6 M9 r( G9 a% A

以下是 LDO 的相關討論:
Low Drop-Out Voltage Regulators
, g) G* g2 R! l- |* R: [( {Rincon-Mora 《Analog IC Design with LDOs》
+ X  M& a0 x8 b9 z1 q* m) [6 R9 fPMOS Low_Dropout Voltage Regulator Introduction
0 S0 s. `8 j) |: x4 F1 XLCD Driver 設計術語簡介[Chip123月刊資料]
The evolution of voltage regulators with focus on LDO[NS講義]
; U% E- b7 u9 r) ~: SDesign of High-Performance Voltage Regulators
?教有?LDO的??
5 o& i: C( M/ y, tLDO DC-DC分壓電阻的疑問(等比例的差異!?)
LDO??
7 q, f4 J' e4 c高?LDO ????！
: A1 ~9 x6 A) `# c) C  Y
* E" [) [- E, y
[ 本帖最後由 sjhor 於 2009-5-15 06:52 PM 編輯 ]

alab307

1. 如果你設計的Buck是可以開100% duty的話
    根本不用檢測, 因為switch自動會全開
% q" v; w+ a' W4 ~& t" I+ K2. 這樣子輸入電壓會經過電感才到輸出, No Good
* V: y' k' }" `$ G: v3. 可以用看FB, FB一直不夠的話就切到LDO mode
4. 此討論比較適合"電源管理討論區"

szpz

其实实现方式应该就是switch全开，也就是100%，只是我不明白如何检测，检测到什么信号后将进入这种模式？请多指教