buck设计中如何实现LDO模式？

szpz

对于一个降压dc-dc，正常工作模式为WM，但当输入电源电压从较高值逐渐减小到接近甚至低于输出电压值时，占空比需要达到100％，也就是进入LDO模式，以最大化其驱动能力。请问如何实现这一点？请前辈不吝赐教。
; s( Z* k% U# T5 A- y8 |


! h: ^* A6 s7 K- q- p以下是 LDO 的相關討論:
0 z  W4 e: k! ~- D& W$ Y! Z8 G. X1 {Low Drop-Out Voltage Regulators
, s/ G5 z0 E. C$ r( wRincon-Mora 《Analog IC Design with LDOs》
PMOS Low_Dropout Voltage Regulator Introduction
" J7 _3 k, Y, ]0 X8 d& i+ uLCD Driver 設計術語簡介[Chip123月刊資料]
The evolution of voltage regulators with focus on LDO[NS講義]
* y0 ^# L* O5 A' X/ e" UDesign of High-Performance Voltage Regulators
?教有?LDO的??
2 y7 H+ w* j  }, cLDO DC-DC分壓電阻的疑問(等比例的差異!?)
LDO??
高?LDO ????！


[ 本帖最後由 sjhor 於 2009-5-15 06:52 PM 編輯 ]

szpz

其实实现方式应该就是switch全开，也就是100%，只是我不明白如何检测，检测到什么信号后将进入这种模式？请多指教