請問op的一個輸入端接地為0電位，另一個輸入端電壓卻不是0，主要是什麼原因造成?

bancroft

最近設計一個op，增益可以到89dB，
# ^  x1 }3 d1 V$ x' x$ Fphase-margin差不多70度，
不過-3dB頻率還不到1KHz，
6 O6 M3 ]' W/ y2 I! g" }2 S接著我就去模擬此電路其它特性，
當我把op的正端輸入接地，接地端電壓設為0
, U% s" L0 u1 G/ u3 ]3 W, f然後去看此模擬結果，負端的輸入端理論上應為0
+ j! G9 r0 ~7 n# r不過似乎大約是0.6v，
會造成op兩個輸入端無法有相同電位的主要原因是什麼?
9 Q( H: P' R: q, x! F應該朝哪個方向去改這個op比較好?
: i( x9 U$ T5 r% r4 Q
. o" |* Y: r% i4 |2 ?, ?% C0 b麻煩各位了，謝謝。

ukyo

因為MOS沒有工作在正常區域，
  z: y, U* V% u, R所謂接地的意思，並不是真正接到地
而是接到你的共模準位
1 o- o  q2 H$ a! X（例如VDD/2）

ukyo

另外，OP的虛短路特性是建立在「負迴授」上
$ U, L* _- T% Y; D6 N$ z如果你沒有接負迴授，當然也不會拉在一起囉

yalon

換言之...
如果你的 OP 輸入端為 Vth = 0.x V 的 nmos ,
! F  g* Z1 [. I: e' K# H. b你給他 正單端為接 gnd.  
這輸入端  操作在 -off-
那你的 op 當然不在正常工作範圍囉.

' E& y" Y6 T0 B* E你再看看.... 給個 ac ground 的電壓去 sim 看看.
" k- K* _8 ~; C/ O7 _3 v7 [  h
加油 !!

semico_ljj

可能零点不是共模输入范围吧！输入是NMOS管吗？PMOS的话输入范围包括0（gnd）