PMOS Low_Dropout Voltage Regulator Introduction

yalon

1 Constant-Voltage Source
/ d* u7 H$ k' s' d, t4 d8 U/ c/ }2 Output-Voltage Error vs Load Resistance
" l4 a! J* t9 j( O0 f6 @* X7 Y- W6 g3 Linear Relation Between RIN and RLOAD
4 Basic Linear-Voltage Regulator
5 PMOS Enhancement FET
& z& `- B' V6 D1 d6 Regulation Sequence When RLOAD Drops 7 Regulator Block Diagram PMOS Input/Output Characteristic

看過後  歡迎討論ㄛ.
8 G  H8 r2 u3 @9 ^7 K% d' v- e我是看過啦.

anita66

這可是好東西,坐沙發耶,linear regulator的pass gate現今的應用,應該99%都是用Pmos(power mos),感謝大大無私分享,3Q~

yhchang

想問問 為什麼 PMOS是主流?
/ n  I4 x; b6 R! m# H是否因為  PMOS 可以 Pass Good "1"的關係?

asd8844

目前就是在做這個啦!
" h  t5 z) S8 J* v$ b) m/ p: L: g0 C; e% \從高頻降頻下來
5 B; p6 \0 W* Y! ~$ k真有點不太習慣
1 t3 K* d4 {  `不過感恩阿

asd8844

(科)技最新進
(技)術都領先
(新)手真是慘
" H  P* a3 l& L$ W(貧)窮都沒錢

s39113134

我們公司就是做這個啦，來了解一下感謝大大的分享阿!!!!!!!

super_gu

同样的问题，为什么现在都用PMOS？是不是因为可以获得更加大的VGS？

cancan77

下载来看看 下載看看先~~~~~~~~~~
, i' \: Z8 }% Z* C: f下載看看先~~~~~~~
下載看看先

cancan77

這幾天正在做LDO
正需LDO這方面的知識
THX大大,辛苦了

c3a1t039

我剛剛看了一下，沒發現我想知道的@@"
如果我想在很低電壓去驅動OP那，我怎麼設計用CMOS四支腳當輸入，
9 V2 t# x5 q7 d& |6 N, k, D來產生在低電壓操作的OP~。

oric

為什麼LDO的輸出是PMOS而非NMOS  我陳述一下自己的想法 不一定正確  歡迎指正~~  
6 J8 @. v9 s2 h* v, p( I3 A如果~LDO的輸出為NMOS的話~那顆NMOS的threshold voltage應該會很大
0 v% ]1 J- S' N% |4 I& w" a造成NMOS的 Vgs應該也要很大~這樣LDO的supply voltage 就不能太低 無法工作在低電壓下

c3a1t039

但是LDO原本就是要將輸路的電壓拉低嗎?
那怎麼會出現在低電壓操作?

hing

謝謝分享，小弟來學習一下！