如何實現layout

deg326

請問一下在.35um的p-sub製程中，如何將nmos的body和source接一起，而不接地?

man52013142002

沒辦法吧
  ]% _" c) D' D( X2 ~5 [, q- y4 q, }
$ w5 i. s7 P0 L+ ^不是違法電性
0 t9 S; ?7 C* W; Q
我是這麼認為啦

9 c. J1 P1 |- T) X! p: ?( [& i% f可能有錯誤=.=+

yalon

Dear deg326 :
你要把 nmos 的 pwell 跟 P-sub 隔開,
, x; {) t2 A! }* \- m* Y Process 上你就須要有 Deep-nwell 這一道製程 (dnwell).

如果沒有 整個 nmos 的 buck 是跟 substrate 是連在一起的ㄛ.

共勉.

deg326

感謝各位大大的回答，小弟要的答案已找到= =+ 。
' G) D' J/ Z8 K  u8 ^在我使用的製程中，不是twin well，也就是說沒有dnwell，所以只好改變接法了。

skeepy

很多製程不是都有ISO NMOS提供給使用，
這樣NMOS的S%B就可以不用接GND。

deg326

小弟剛找了一下
lvs檔中並無iso
+ B  ^, Y7 \1 H* I3 i" T+ u- Z5 v不過還是感謝大大提供這訊息
8 V* }$ R) F* D/ |至少以後要這樣做的話
  c- S; o  D: V, A1 E" o; `. P可以有個概念