SCR of ESD Protection in Submicron CMOS Technology

semico_ljj

Lateral SCR Devices with Low-Voltage
* S$ y, m6 W' r, {& V! aHigh-Current Triggering Characteristics for Output
ESD Protection in Submicron CMOS Technology

3 @& A7 i8 `7 dIEEE TRANSACTIONS ON ELECTRON DEVICES, VOL. 45, NO. 4, APRIL 1998
& R& n2 x' t( T3 I6 U

遊客，如果您要查看本帖隱藏內容請回復

semico_ljj

有实际的流片过且测试过SCR 的ESD效果的吗？据说（非本人经历）0。35一下工艺可以达到6KV（HBM）！

semico_ljj

SCR确实很省面积，但是由于出发机理类似Latch－Up，所以实际应用时要注意防止触发"Latch-Up",这是一大难点！

semico_ljj

我不是很了解，好像大型的Foundry厂（TSMC、UMC、SMIC、UMIC等），都没提供采用SCR保护的I/O！可能SCR技术不成熟，或者有风险！大家的意见如何呢？盼望一起讨论一下

andyjackcao

看看                                                               
多谢

semiartist

我的片子剛剛回來，測試了好多次，有一次芯片坏了，不只是ESD還是LATCH-UP，很是鬱悶啊！  
$ a; v- `" l, d7 Z9 S
" _" L# b8 z& y3 u- v$ E& C) x多謝您分享這篇文章！

jstsai

thanks for your data ..............

kosa1234

不錯的參考資料, 謝謝分享!
剛好需要, 謝謝分享!

Chandler_Tseng

This is what I need document....


Thanks.

rainning

不錯的參考資料, 謝謝分享!  
& T5 q, P! [) U: R4 M  w
) ~5 _# X, K2 I3 T6 c, s2 V6 W4 i謝謝

kie01tw

謝謝分享

# }6 |4 j! ^8 h, b) s( O  E剛好有需要
) ?3 l' g5 u, ?8 s9 L- D下載來看看

szona44250

受益'良多
) @, g3 X: w' r7 p; o( f3 Z2 J
) ^. I+ n4 b* M5 D謝謝大大的分享!!!!