SCR of ESD Protection in Submicron CMOS Technology

semico_ljj

Lateral SCR Devices with Low-Voltage
0 \  q" |" N1 M' i/ P% hHigh-Current Triggering Characteristics for Output
ESD Protection in Submicron CMOS Technology
3 R" c+ {8 M( _) {, E
IEEE TRANSACTIONS ON ELECTRON DEVICES, VOL. 45, NO. 4, APRIL 1998

. r! c2 Z" M& J- T' {7 p# h5 Y; ~

遊客，如果您要查看本帖隱藏內容請回復

szona44250

受益'良多

' M- P! A, d1 g5 r1 c" k' F謝謝大大的分享!!!!

kie01tw

謝謝分享
: \0 w! Q3 d7 y) h6 z7 Z+ r; A) ^
剛好有需要
; e' k# a* p/ y4 Z下載來看看

rainning

不錯的參考資料, 謝謝分享!  

謝謝

Chandler_Tseng

This is what I need document....
$ e& ?, Z/ U9 l+ c( O
! K& I' z% _! K! ~! D1 q3 Y
Thanks.

kosa1234

不錯的參考資料, 謝謝分享!
剛好需要, 謝謝分享!

jstsai

thanks for your data ..............

semiartist

我的片子剛剛回來，測試了好多次，有一次芯片坏了，不只是ESD還是LATCH-UP，很是鬱悶啊！  
3 o8 y4 u( d6 K! O# @) n
% \" g  L7 p) e0 u多謝您分享這篇文章！

andyjackcao

看看                                                               
" W% u" H" F: y* n. \0 b/ O多谢

semico_ljj

我不是很了解，好像大型的Foundry厂（TSMC、UMC、SMIC、UMIC等），都没提供采用SCR保护的I/O！可能SCR技术不成熟，或者有风险！大家的意见如何呢？盼望一起讨论一下

semico_ljj

SCR确实很省面积，但是由于出发机理类似Latch－Up，所以实际应用时要注意防止触发"Latch-Up",这是一大难点！

semico_ljj

有实际的流片过且测试过SCR 的ESD效果的吗？据说（非本人经历）0。35一下工艺可以达到6KV（HBM）！