SCR of ESD Protection in Submicron CMOS Technology

semico_ljj

Lateral SCR Devices with Low-Voltage
* ~6 E# J+ n( K6 f& V- s: ~4 pHigh-Current Triggering Characteristics for Output
ESD Protection in Submicron CMOS Technology
. f5 I2 P- N6 l7 e7 }
IEEE TRANSACTIONS ON ELECTRON DEVICES, VOL. 45, NO. 4, APRIL 1998
  I6 O# q8 t1 ~  a7 \; y

遊客，如果您要查看本帖隱藏內容請回復

semico_ljj

有实际的流片过且测试过SCR 的ESD效果的吗？据说（非本人经历）0。35一下工艺可以达到6KV（HBM）！

semico_ljj

SCR确实很省面积，但是由于出发机理类似Latch－Up，所以实际应用时要注意防止触发"Latch-Up",这是一大难点！

semico_ljj

我不是很了解，好像大型的Foundry厂（TSMC、UMC、SMIC、UMIC等），都没提供采用SCR保护的I/O！可能SCR技术不成熟，或者有风险！大家的意见如何呢？盼望一起讨论一下