關於FPGA Rount SSTL I/O and DDR問題

小朱仔

各位先進前輩
4 @6 G3 Y4 ~/ Y/ ?: R. j2 b- ^小的最近要將設計好的DDR Controller
放於Xilinx V5 FPGA內做P&R
# p9 o" ?/ q4 c/ G; A2 O! E選用SSTL2 I/O,但是合成完後
2 F6 Z! B3 `2 e電路都不會動
- [& Z. j0 ^$ {& s2 y不知道FPGA對DDR的連接上
0 C5 I; C) E  r小弟有什麼沒注意到的
& P3 G! t3 [1 F" {2 q" o. ~造成電路不動作
- ]7 _- d$ X& y4 K, @' {+ O3 i# I% K. I另外,不知大大們知不知道DDR的動作原理
可否解說一下
感激不盡~~

tommywgt

不容易回帖討論的問題, 留msn討論?