Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 17950|回復: 5
打印 上一主題 下一主題

[問題求助] FPGA用於數位影像處理?

[複製鏈接]
跳轉到指定樓層
1#
發表於 2008-12-11 00:47:16 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
各位前輩.小弟目前手上有一個xillinx的FPGA版子! 目前想要建構一個如下的環境:
  T, q3 _" J; a' P$ D讀取一張影像,經過一個簡單的運算(ex.把一張影像的每個pixel值作一些運算) 輸出到VGA的螢幕上!" h3 S/ l7 C0 g% j# ^
想請教各位幾個問題(之前無FPGA的學習經驗)
+ t* Z: P1 M; f: V1.verilog 有讀取一張影像的指令嗎?我的想法是寫一個verilog code 把要處理的影像就直接寫在code上.; ~0 |0 }3 z% t" J$ v; P% r7 o
  燒錄到版子上,直接秀在螢幕上.
" d3 ^8 H9 w1 w% P2.如果是要把處理好的影像輸出到VGA螢幕上(FPGA板上有VGA Port),還需要寫什麼程式嗎?
9 E( H/ r4 a) P( l
, Z& Q" c( D" @* e6 n<ps>如果有相關的參考資料(網站,書),可提參考的話,也非常感激!
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂 踩 分享分享
2#
發表於 2008-12-11 13:38:41 | 只看該作者
有幾件事你必須先決定。
& Y( }& @* a3 s! W1.影像儲存的地方及大小
; S1 k2 U* O. r6 _9 Z* w8 [4 P2.影像如何和PC之間傳輸及驗證
* [: R. O# H. z; L7 K我規劃的方法
% j9 z" i3 a* `1.使用SDRAM存,所以要使用SDRAM控制器的IP) P* V; |5 o! E/ D8 z7 p. q: B
2.使用PCI界面,確保資料流量/ o2 c& |. J. [! U
至於VGA,暫不考量,因為要是資料處理錯誤,從VGA是看不出來的。
1 C0 G' ~; [/ h; b2 i我是從PC的記憶體傳到PCI卡上的FPGA處理完再回傳PC。至少可以比對處理狀況,或是單格處理再比對。1 s( X# w6 k9 R/ r4 `0 I- M
要是你用獨立板子,那又要處理攝影問題。至少PC不用,可以使用錄好的檔案。6 ^3 f, X9 X5 R2 q1 U; w
做即時攝影處理,我做過,完全看不出資料處理錯誤時的狀況。只能知道處理錯誤,然後猜。

評分

參與人數 1Chipcoin +3 收起 理由
masonchung + 3 感謝經驗分享!

查看全部評分

3#
發表於 2008-12-14 16:48:53 | 只看該作者
Altera有一塊板子他提供NTSC/PA IN,VGA out的參考設計,而且全部都是source code,你可以參考這個設計^_^& |7 W3 z0 M* y0 t: W
網址如下:& |! ^1 e+ E8 x! H' X' z1 }2 y
http://www.terasic.com.tw/cgi-bi ... goryNo=38&No=56# _! Y" y  s  A" U' ?
想design TV的人可以參考,板子規格如下:3 h( |: D1 ~- c+ m# H' z
Altera Cyclone II 2C35 FPGA with 35000 LEs
+ L& a" N5 J3 SAltera Serial Configuration deivices (EPCS16) for Cyclone II 2C35
5 j) G1 h. z% C- dUSB Blaster built in on board for programming and user API controlling
0 G/ J6 S# Z+ b# l" S! j; LJTAG Mode and AS Mode are supported : u# j* T. ?/ G4 f
8Mbyte (1M x 4 x 16) SDRAM
7 p4 x' }1 B3 n  e- }9 X6 `512K byte(256K X16) SRAM 5 f4 I- |" H) F; T
4Mbyte Flash Memory (upgradeable to 4Mbyte)
8 z" D* W3 V, j5 I! Z' r& ]SD Card Socket 3 U. u3 I6 [7 v9 n6 W1 _
4 Push-button switches
+ a" n3 C0 D* @" ^& X5 o; p( d' O7 W18 DPDT switches
7 o5 o2 E1 G1 L7 z0 g9 Green User LEDs
7 L- W! E4 n6 j7 U( L3 ?18 Red User LEDs
- m- T; V) a* q, g3 \  i9 P) I16 x 2 LCD Module 5 `. \; z% }4 y: _5 x6 X
50MHz Oscillator and 27MHz Oscillator for external clock sources
2 g. v& A, c; K/ C; H! ]24-bit CD-Quality Audio CODEC with line-in, line-out, and microphone-in jacks
5 T) b  V0 w' S9 b, k% x- mVGA DAC (10-bit high-speed triple DACs) with VGA out connector
! e  k5 P: ~: @2 ?/ zTV Decoder (NTSC/PAL) and TV in connector
7 J6 N4 V" Y' p3 l1 \10/100 Ethernet Controller with socket. # \; a: k' h0 W6 G6 e
USB Host/Slave Controller with USB type A and type B connectors. " w% s$ ]! I- o& p5 T( A; O
RS-232 Transceiver and 9-pin connector - X. [* L4 x; ]
PS/2 mouse/keyboard connector
& R% Z8 L# i% F' yIrDA transceiver
" g) u( t0 o! j' cTwo 40-pin Expansion Headers with diode protection
4 L4 X9 `/ Q) {( E; ZDE2 Lab CD-ROM which contains many examples with source code to exercise the boards, including: SDRAM and Flash Controller, CD-Quality Music Player, VGA and TV Labs, SD Card reader, RS-232/PS-2 Communication Labs, NIOSII, and Control Panel API
$ l, k( L4 S- b) Z+ j, t# [Size:153*203 mm
4#
發表於 2008-12-15 13:26:43 | 只看該作者
DE2這個發展板,是基於NIOS-II的Soft-CPU上。也有CCD模組可以選購。9 H0 O1 n' q# U; y: \
不過,影像處理需要很高的效能,不可以在Soft-CPU上執行,必須自行建立處理模組以裝置的方式掛上。
; x4 k4 ?5 `8 a7 i$ o' L可以我覺得因為影像處理使用很多FPGA的資料,再加上一個Soft-CPU,真的不知是否可以擠進去。8 x3 x5 R; a, b9 k
至於和PC端的傳輸,大概只能使用USB。可能要做出單格的方式來驗證演算法。
3 i  d. ]+ ?; M使用這板子做VGA顯示,已有台大研究生做出來,也是用在影像處理上,用Google找找吧。
5#
發表於 2008-12-16 11:14:01 | 只看該作者
你能確定你的資料輸入的模式嗎?, y% H" U. o( ?+ i/ k. `
就是說資料進入FPGA的方式是哪一種?1 ^, e% |" l$ A* r
實務上的作法就是 你要先確定你的版子是哪一種資料輸入
0 @; q0 K7 U& ?& E4 N1 O以及是哪一種訊號模式進入FPGA?
- s3 m) K- w0 N+ e2 T然後妳才能有辦法寫code去判斷一張FRAME的起始0 Z$ U9 @4 E4 H/ k* |- R) X+ C" w/ a
判斷起始以後再去判斷每一條LINE的起始, E! R- y& a1 X
有辦法判斷起始以後再去對pixdata進行演算法運算" D2 o& ?; o- P6 k" k/ Q# t
影像處理最主要是演算法的驗證,可以實現的演算法不一定能用! z, q2 W+ ?" V8 y
因為gate會太多以致COST大增,以你的想法是想要把資料寫在CODE裡面3 e: T: {; P4 T% y& v1 R8 g) k
或是把影像從RAM拉出來一次,然後運算以後儲存,在輸出運算一次的結果到螢幕+ l3 ?' C' [9 h7 [
這只能確認演算法的展現成果,但是對於實際影像運作就不行
, z' d) e- e. H: M0 t因為影像是連續的,實際的運作流程會是判斷影像的資料型態,
' E; R7 J  O8 t& }將演算法實現成VERILOG,判斷影像的起始與資料位置進行演算法運算,再依照輸出與輸入的介面需求. ~' y, [6 ?+ |* r6 f! Y
將資料讀入與輸出- x6 ~( J4 x0 ]' _" F
實務作法$ v; r* l% K- z0 d- g  J; A
1.確認進入與輸出實驗版的資料型態RGB?CCIR?
$ S5 h: E  _* _' U* M2.確認進入與輸出FPGA的資料型態RGB?CCIR?或是SD?
: @/ y% Q) B0 \1 A: z! a/ @, n9 k/ \. v3.進行FPGA資料介面編寫
, N6 r  F: V' U" @$ q2 J. R' n4.進行演算法編寫7 K4 @9 s4 C/ s/ y3 N: u. M; g- R
5.整合介面與演算法8 w4 \' t, j7 q  l! B
6.燒入FPGA- O$ Y# S; l! ~0 R9 _
這樣才是整各流程0 Z" N& |8 J- P! y6 w

# d3 H1 {; \$ m7 @4 F[ 本帖最後由 kosenmagic 於 2008-12-16 11:31 AM 編輯 ]

評分

參與人數 1Chipcoin +3 收起 理由
masonchung + 3 回答詳細!

查看全部評分

6#
發表於 2008-12-18 22:26:27 | 只看該作者
DE2板子參考設計的輸入是使用ADI的chip,出來是CCIR656,source code是把656轉601,之後存到sdram,然後再抓出來做影像處理,最後丟到VGA或LCD,
$ y5 ^% I+ o6 |! w+ ?. S. Xblock Digram如下圖:! T& P5 Z; X7 D$ Y
有任何問題,我們再來討論討論^__^

本帖子中包含更多資源

您需要 登錄 才可以下載或查看,沒有帳號?申請會員

x

評分

參與人數 1Chipcoin +3 收起 理由
masonchung + 3 分享是成長動能,懂得分享回饋是無限的!?

查看全部評分

7#
發表於 2008-12-24 18:39:27 | 只看該作者
挖...
! S! Y# }( n% V$ m各位大大的回答都很詳細...
$ C$ g! n9 W/ a0 L讓我們這些新手很受用...8 c  j! ?. M6 g) {# U
不知道哪邊還可以找到更多DE2的介紹呢?
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-5-15 03:25 AM , Processed in 0.111514 second(s), 20 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表