針對IEC6100-4-2的on-chip ESD 保護設計

ritafung

請問如果我的IC本身已經達到HBM +/-4kV的要求,但是當客戶在system level上打ESD的時候IC內部的電路有部份電晶體被打壞,那麼我還可以做什麼?
" z  E1 w+ [  {4 c' L* l. j有沒有針對IEC 61000-4-2 的on-chip ESD 保護設計?
我個人認為當IC 啟動的時候,所有ESD Clamp 和ESD diode 是完全在關閉的狀態,所以即使hbm過了+/-4kV,system-level亦不一定過+/-15kV
我的想法正確嘛?
& T* O% J. P+ w) F5 G$ T3 t謝謝....

ritafung

好像沒有人遇到這個問題.....
這兒有沒有人負責IC ESD 設計?

ritafung

是呀, 沒有機殼的搭配, 只是加上一些PCB的external component,我們的客戶說打ESD GUN 是把我們的IC被打死,要求我們改善.
請問你所說的didoe 是IC PAD 內的diode,還是IC 外的TVS DIODE?
4 q! c! B6 T: X) T8 n2 c, h客戶不用TVS

ritafung

請問你有沒有做一些ESD detection 的circuit? 我們做的是mix-signal, 很多時候打system level 是IC 當機.. 我可以做些什麼? 我的片子那麼好... 我們的有~100根pin,要達到4kV已經是很好了
4 K- N- A0 R& U# @" M# q$ h& ^ESD protection 則用PNDIO + RC-GTNMOS

ritafung

原帖由 semico_ljj 於 2009-1-20 09:08 PM 發表
"ESD protection 則用PNDIO + RC-GTNMOS",这个是不是代工厂提供的标准IO？

這是代工廠的建議
  S1 Y2 \. J2 ]+ k, W而我們則覺得它是最省空間, 我們的ESD design 全是custom 的, 沒有用代工廠的標準IO library

ritafung

原帖由 semico_ljj 於 2009-1-20 09:10 PM 發表
- F  q+ R: k+ A: a, `. R4 ^SCR是不错，但是几乎所有代工厂不推荐，也不提供，LatchUp可能是主要问题。SCR研究的很多，主流量产产品好像不多见。

% F( a/ X- ~; L4 p* D$ SSCR放電的能力是非常好,但它對Process的variation亦非常敏感,所以我們都不會用..大家亦不希望量產時有任何失誤而賠錢...做研究就好,用在產品就免了
3 v3 Q. @4 Y* g- Q- G1 Y7 \但我聽說大陸有很多的設計是用SCR的

ritafung

原帖由 semico_ljj 於 2009-1-21 08:38 PM 發表
+ W4 s* g6 f& L! X代工厂普遍采用“PNDIO + RC-GTNMOS”，不知为什么？当然还有只用Diode的。是不是这种结构最成熟稳定。
“gcmos的结果最弱”倒是不清楚，觉得gcmos开&#2155 ...

- F: s3 p% n2 ~( c如果只用diode而沒有其他的power clamp, 那麼在打VDD PS mode 就需要透過diode 的reverse breakdown, 這樣的話ESD的抵抗能力一定會只有幾百伏左右.
8 U8 O$ d" C8 |( P8 a* v, E
; `* v3 G7 P" g$ e15k 是IEC61000-4-2是system 上的ESD 要求
Air discharge 一般要+-15kV
Contact discharge 一般要+-8kV
- r' g) r: {6 D* E% Y* i這個跟JEDEC/ESDA 的HBM standard 是完全不同
3 T. P( v1 ^) f2 Q, D+ q
7 L$ h2 A  e' R6 [  g[ 本帖最後由 ritafung 於 2009-1-22 11:06 AM 編輯 ]

ritafung

那就奇怪了
我對標準IO 的了解不是很多,所以不知道它除了diode以外還有沒有其他的配套
Foundry給我們的ESD design rules都有提到,如果I/O 用diode 的話,一定要有power-clamp
而在我們的產品內,power clamp 的設計就是GTNMOS

2 \; @. q7 S: I' G8 |[ 本帖最後由 ritafung 於 2009-1-22 01:42 PM 編輯 ]

ritafung

你的GCNMOS的電阻有沒有調效不同的電阻值?
8 E3 w8 y7 x) B1 v" y! g我們通常會先做一些test key,然後用TLP測試它的I-V curve而選出最小面積和最高It2值的T/K 來設計產品的ESD 保護電路
如果沒有TLP,可直接用MKII機台打ESD