有關DNW中的NMOS問題

bluecolin

各位大大您好
  }4 w! N6 }% Z; X" j# {' K; \5 k
! c& `, L& ]; q9 I3 P. _小弟最近在密集的進行碩論layout的工作  使用的製程為tsmc018 RF mixed signal
3 [8 D4 O* V, T5 O. L而在設計電路時  之前為了降低body effect  有將數顆nmos的body與source接在一起
( l: Y  ~) A" Z5 I  H; J
在layout的時候  就使用了nwell包著DNW 中間留下RW(在DNW中的pwell)  然後在RW中畫nmos這樣的方式來完成
DRC沒有問題  但是LVS時  就出現了這幾顆mos 的錯誤  錯誤名稱是 "bad component subtype"
意義應該是我的nmos畫在不正確的圖層上
; j8 E5 Z& D! A, |' T1 |2 q! w+ R2 l. B
請問各位大大有沒有人畫過nmos的body接source的設計?  或是有用過DNW畫nmos知道該如何解決上述問題??
不知道解決的方式  是要修改HSPICE上的model  還是要在layout上面多加圖層或是作如何的變更?

希望各位大大可以不吝賜教  並在此預祝各位新年快樂  在新的一年萬事如意!!!
1 {  f& `7 g# w' |9 V2 |1 h. B
[ 本帖最後由 bluecolin 於 2008-12-31 04:44 PM 編輯 ]

alab307

在DNW中的NMOS是不是名稱不一樣呢?
( r( h3 J& \/ DModel應該也不一樣吧!

caesarxl

还是普通的nmos，只是衬底与被隔开了，这样才能接非地的电位。
% C1 |- |1 T4 C8 I. i: ?不过有也有可能人为的把它分成2种device。
. i% r1 _" N" a; J不是lvs command file错就是netlist错。楼主可以仔细查询一下，看看报告中是怎样写的，到底版图抽取出来叫什么名字，netlist中又叫什么名字。
, p, c( [- b0 d0 n. N不过tsmc设计文件等等应该很成熟，所以应该有正确的解决方案，建议楼主还是去咨询一下，这样最快最准确。