EMI 設計要點

chip123

還有哪位先進可多作補充寶貴經驗!?
  D- F5 o) w% u$ ]
  C3 i( f! ~2 u1 gwanghaibin：2005年11月16日21:25
6 r' V5 o: z! A& p' u* L# a
很多初學者對於EMI設計都摸不著頭腦，其實我當初也是一樣，但是在做了幾次設計以後，也逐漸有了一些體會。
  z4 w8 s+ V7 t/ O4 p. L$ z
! i: B, Q9 |$ @- p% f+ A首先，對於大腦�面一定要清楚一個概念－－在高頻�面，自由空間的阻抗是377歐姆，對於一般的EMI中的空間輻射來說，是由於信號的回路到了可以和空間阻抗相比擬的地步，因而信號通過空間“輻射”出來。瞭解了這一點，要做的就是把信號回路的阻抗降下來。

4 D& M! |( P! L0 g控制信號回路的阻抗，主要的辦法是縮短信號的長度，減少回路的面積，其次是採取合理的端接，控制回路的反射。其實控制信號回路的一個最簡單的辦法就是對重點信號進行包地處理（在兩邊最近的距離走地線，尤其是雙面板要特別注意，因為雙面微帶模型阻抗有150歐姆，和自由空間布相上下，而包地可以提供幾十歐姆的阻抗），請注意由於走線本身在高頻�面也是有阻抗的，所以最好採用地平面或者地線多次接過孔到地平面。我很多的設計都是在採用包地以後，避免了時鐘信號的輻射超標...
6 ?$ n' J5 n+ F5 Q) ]. C
9 j4 z2 {" g5 V

遊客，如果您要查看本帖隱藏內容請回復

# u3 i9 i' J" a; V) j- x9 `* j以上是一些最基本的體會。對於EMI設計來說，需要你真正瞭解你自己的設計，什麼地方需要重點照顧，什麼地方出了問題會是什麼樣的現象，備選方案是什麼，都需要預先整理好。

maskdog

恩恩~沒錯，真正瞭解你自己的設計
因為我也看過一些工程師在電源及地的LAYOUT上常會忘了做處理
3 e6 f. t9 n8 p9 S8 H% D9 `最後搞的電源端都會藉由地竄出一些莫名的訊號影響到正常的工作

kao0712

在拜讀chip123 的內容 令我學習甚多
不過文章中提到 "在高頻�面，自由空間的阻抗是377歐姆"
" f+ ?6 [2 S- O+ e! n3 X! E請問是用什麼方式去測得或是推導出來的呢?

ntutsimon

我待的公司都是要自己搞出一個產品: 研發+EMI+生產
- @5 p" b/ Z" w# V. Z$ |EMI一開始從try&

ntutsimon

我待的公司都是要自己搞出一個產品: 研發+EMI+生產
7 @& T$ e% {! I( q2 s1 HEMI一開始從try & error,到會看很多很多相關的書籍資料,但感覺沒啥幫助耶!
感覺LAYOUT一定要LAYOUT好!
* ^; ]3 F5 h: L* ]! E$ I: \我比較怕的是低頻(30~300MHZ)整個base都提高的問題!
8 u% b* x, J/ l; k! s高頻或單根的問題我有自信能解決!
2 v- J. X/ y' x& P各位大大,可以說明若低頻base整個提高,是要從哪裡下手!

Jackie0826

我認為EMC是一切以zero為開始  否則會粉心苦
然後在去看歐美學者之書

cuban487

請問一下各位前輩們,你們再抓EMI是使用哪些設備
9 U! u; J& c+ X8 Y  k2 m是近場探棒+接收器嗎

dollareve

EMI我覺得....layout是一定要固好的
但沒有絕對的...我想你一定要先了解你的電路有哪些chip
% Z8 H: m* V6 T' u2 ]* g$ R) [; r# {& O並查一下它的design guide這樣你才能知道哪些線是重點
/ i! I6 Y) G9 K
# H" u0 c6 T/ Y( [8 D2 R  w我debug會先想知道它的路徑  看它從哪裡跑出來
再循著線路回去  它會告訴你...哪裡痛..呵呵

yhchang

Fabless 而且沒有做PCD板的IC設計公司普遍都不是很了解自己的CHIP
. r- |, T2 J6 X4 {3 {% I與其他公司的CHIP 組合在一起   上板子會發生什麼事情?
+ y) ?& X# b' O3 e" }' N9 b用EMI的角度來說  為了怕彼此互相干擾 也不是很懂板子要怎麼做才可以
& {7 I4 `2 }1 F1 {5 j- N3 Q避免掉 EMI的情況下,  只好把自己 輸出介面的 驅動電流降低 與客戶的IO介面
% W1 u8 t0 h9 s4 L2 e5 |作匹配,  如此就有一定的機會可以避掉EMI

bubblecll

用EMI的角度來說  為了怕彼此互相干擾 也不是很懂板子要怎麼做才可以
避免掉 EMI的情況下,  只好把自己 輸出介面的 驅動電流降低 與客戶的IO介面
作匹配,  如此就有一定的機會可以避掉EMI牛人们啊，谢谢！！！

halu

謝謝chip123分享工作的經驗,讓我在對做板子避emi有更深一層的了解,我想請問一下包地是說,可將你的控制訊號走在地線之中,使用過孔使其降低影響嗎。

wyatt

1.阻抗匹配很重要,EMC 就是與 overshooting 脫不了關係
2.低頻base 太高,會跟power 有關, Layout與 ground 要做好
6 T  p2 k# L4 k. S3.看是奇數倍頻還是偶數倍頻over limit line,奇數頻會跟clock 有關,偶數頻會與data 較有關
( K; r1 X, q0 h# Y$ U7 ]4.還有水平scan 與垂直scan測出的issue 也會反應不同情況
; k) r& x. Q% Q$ `5.debug 手法蠻多種的,remove power,remove signal,一個個 block remove 慢慢追,當然量波形,近場掃瞄都免不了

/ W1 b0 f) a2 `  F# a不好意思,暫列以上部分..另外,關於EMI很多對策,要考慮cost 或 schedule 等等,所以不盡相同!

mic29

電場單位是V/m, 磁場單位是A/m.
在遠場處，电场对磁场的比率（波阻抗）大约是120πΩ 或 377Ω

mic29

低頻BASE高，一般會先檢查GND

mic29

如果看英文的EMI書籍很累，就去找大陸網站看看吧！
/ p7 H: e4 J5 a* _( F我之前都在大陸網站潛水，前兩天在想為什麼台灣的EMI相關網站不能像大陸如此蓬勃發展，所以就開始搜尋台灣相關網址。也真的是找到快放棄了才看到CHIP123，台灣真的要加油了！

mic29

看起來像是在說GUARD TRACE的觀念，但不曉得是不是我誤解了
  K  W" G  {3 |7 AGUARD TRACE一般設計得好是有效的，注意3W法則可能會更好

mic29

一般水平FAIL可先查水平CABLE或縫隙，垂直FAIL當然就先查垂直CABLE與縫隙

mic29

版主的問題實在太大，大到難以回覆，我應該可以列出300點以上的EMI設計注意事項，但這樣列出來實在沒意思，有比較具體的問題大家再討論吧！
台灣人要加油啦！去大陸網站看看，就知道大陸的EMI程度到哪了！

jimmy0611

快被阿陸仔給追上了~~台灣~加油!

towner

受益匪浅,确实与大部分论坛的水贴相比,本坛子的帖子都是含金量很高的,来对地方了